一种适用于制造技术

本发明专利技术公开了一种适用于

【技术实现步骤摘要】
一种适用于LDO的瞬态跳变过冲抑制电路及其控制方法


[0001]本专利技术涉及一种过冲抑制电路及其控制方法，特别是一种适用于
LDO
的瞬态跳变过冲抑制电路及其控制方法，属于半导体集成电路

。

技术介绍

[0002]LDO
是一种直流降压型的线性稳压器，其在输入电压或者负载电流发生变化的情况下仍能保持稳定的输出电压，具有尺寸小
、
低噪声
、
低纹波
、
高精度等特点，被广泛应用在手机
、
平板电脑
、
智能手表等便携式电子设备中
。
当
LDO
为负载提供电源时，负载电流可能会在不同运行模式之间进行快速切换，但
LDO
不能够对负载电流的剧烈变化做出快速响应，会迫使输出端的稳压电容为负载提供全部电能，从而导致输出电压出现显著波动，对后级电路的可靠性产生不利的影响
。
因此，改善
LDO
的瞬态负载跳变性能至关重要，尤其是在满负载到空载这种极端跳变情况下
。
[0003]在图4结构所示的重载跳轻载过程中，由于功率管栅端电压不能发生突变，因此在跳变瞬间，经功率管流向负载的电流基本不变，而此时负载电流减小，故总电流会向负载电容
CL
充电，导致
VOUT
被拉升，产生过冲
。
与此同时，
VFB
逐渐增大，经运算放大器模块同相放大作用后，栅端r/>PGATE
电压被逐渐抬升，导致管
MPASS
逐渐关断，流过功率管的电流逐渐减小，
VOUT
趋于稳定
。
[0004]中国专利公开号
CN 116301181 B
公开了一种低压差线性稳压器负载跳变过冲抑制电路，如图5所示，具体包括主负载模块和伪负载模块，它们分别连接到低压差线性稳压器的输出端
。
当主负载模块从重负载状态转变为轻负载状态时，伪负载模块接收到重负载转轻载的信号，并且伪负载模块的负载由高变为低，从而使低压差线性稳压器的负载变化不会太大
。
但是该电路结构实现较为复杂，增加电路面积
。
此外该电路中含有多个逻辑门级结构，不仅对负载切换时的响应时间有所影响，而且额外增加了电路的功耗
。

技术实现思路

[0005]本专利技术所要解决的技术问题是提供一种适用于
LDO
的瞬态跳变过冲抑制电路及其控制方法，以简单的电路结构快速实现极限负载跳变下的过冲抑制功能，并且不增加额外的功耗
。
[0006]为解决上述技术问题，本专利技术所采用的技术方案是：一种适用于
LDO
的瞬态跳变过冲抑制电路，包含运算放大器模块
A1、
过冲抑制模块
A2、
第一
PMOS
管
MPASS、
稳压电容
C1、
电阻负载
R3
和电阻反馈网络，运算放大器模块
A1
的反相输入端输入参考电压
VREF
，运算放大器模块
A1
的输出端与过冲抑制模块
A2
的输入端和第一
PMOS
管
MPASS
的栅极连接，第一
PMOS
管
MPASS
的源极连接电源
VDD
，第一
PMOS
管
MPASS
的漏极与电阻反馈网络的输入端
、
过冲抑制模块
A2
的输出端
、
稳压电容
C1
的一端和电阻负载
R3
的一端连接并输出第一输出信号
VOUT
，电阻反馈网络的输出端与运算放大器模块
A1
的同相输入端连接，稳压电容
C1
的另一端和电阻负载
R3
的另一端接地
。
[0007]进一步地，所述运算放大器模块包含第一电流源
I1、
第二电流源
I2、
第一
NMOS
管
M7、
第二
NMOS
管
M8、
第二
PMOS
管
M5、
第三
PMOS
管
M6
和第四
PMOS
管
M9
，第一电流源
I1
的负极接地，第一电流源
I1
的正极与第一
NMOS
管
M7
的源极和第二
NMOS
管
M8
的源极连接，第二电流源
I2
的负极接地，第二电流源
I2
的正极与第四
PMOS
管
M9
的漏极连接并作为运算放大器模块的输出端输出第二输出信号
PGATE
，第一
NMOS
管
M7
的栅极连接参考电压
VREF
，第一
NMOS
管
M7
的漏极与第二
PMOS
管
M5
的漏极
、
第二
PMOS
管
M5
的栅极和第三
PMOS
管
M6
的栅极连接，第二
NMOS
管
M8
的栅极作为运算放大器模块的输入端并输入反馈信号
VFB
，第二
NMOS
管
M8
的漏极与第三
PMOS
管
M6
的漏极和第四
PMOS
管
M9
的栅极连接，第二
PMOS
管
M5
的源极
、
第三
PMOS
管
M6
的源极和第四
PMOS
管的源极连接电源
VDD。
[0008]进一步地，所述过冲抑制模块包含第三电流源
I3、
第四电流源
I4、
第三
NMOS
管
M12、
第四
NMOS
管
M13
，第五
PMOS
管
M10、
第六
PMOS
管
M11、
第一电阻
R4
和第二电阻
R5
，第三电流源
I3
的负极接地，第三电流源
I3
的正极连接第五
PMOS
管
M10
的漏极，第五
P本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种适用于
LDO
的瞬态跳变过冲抑制电路，其特征在于：包含运算放大器模块
A1、
过冲抑制模块
A2、
第一
PMOS
管
MPASS、
稳压电容
C1、
电阻负载
R3
和电阻反馈网络，运算放大器模块
A1
的反相输入端输入参考电压
VREF
，运算放大器模块
A1
的输出端与过冲抑制模块
A2
的输入端和第一
PMOS
管
MPASS
的栅极连接，第一
PMOS
管
MPASS
的源极连接电源
VDD
，第一
PMOS
管
MPASS
的漏极与电阻反馈网络的输入端
、
过冲抑制模块
A2
的输出端
、
稳压电容
C1
的一端和电阻负载
R3
的一端连接并输出第一输出信号
VOUT
，电阻反馈网络的输出端与运算放大器模块
A1
的同相输入端连接，稳压电容
C1
的另一端和电阻负载
R3
的另一端接地
。2.
根据权利要求1所述的一种适用于
LDO
的瞬态跳变过冲抑制电路，其特征在于：所述运算放大器模块包含第一电流源
I1、
第二电流源
I2、
第一
NMOS
管
M7、
第二
NMOS
管
M8、
第二
PMOS
管
M5、
第三
PMOS
管
M6
和第四
PMOS
管
M9
，第一电流源
I1
的负极接地，第一电流源
I1
的正极与第一
NMOS
管
M7
的源极和第二
NMOS
管
M8
的源极连接，第二电流源
I2
的负极接地，第二电流源
I2
的正极与第四
PMOS
管
M9
的漏极连接并作为运算放大器模块的输出端输出第二输出信号
PGATE
，第一
NMOS
管
M7
的栅极连接参考电压
VREF
，第一
NMOS
管
M7
的漏极与第二
PMOS
管
M5
的漏极
、
第二
PMOS
管
M5
的栅极和第三
PMOS
管
M6
的栅极连接，第二
NMOS
管
M8
的栅极作为运算放大器模块的输入端并输入反馈信号
VFB
，第二
NMOS
管
M8
的漏极与第三
PMOS
管
M6
的漏极和第四
PMOS
管
M9
的栅极连接，第二
PMOS
管
M5
的源极
、
第三
PMOS
管
M6
的源极和第四
PMOS
管的源极连接电源
VDD。3.
根据权利要求2所述的一种适用于
LDO
的瞬态跳变过冲抑制电路，其特征在于：所述过冲抑制模块包含第三电流源
I3、
第四电流源
I4、
第三
NMOS
管
M12、
第四
NMOS
管
M13
，第五
PMOS
管
M10、
第六
PMOS
管
M11、
第一电阻
R4
和第二电阻
R5
，第三电流源
I3
的负极接地，第三电流源
I3
的正极连接第五
PMOS
管
M10
的漏极，第五
PMOS
管
M10
的栅极与第五
PMOS
管
M10
的源极
、
第二电阻
R5
一端和第六
PMOS
管
M11
的栅极连接并输出第三输出信号
VP
，第二电阻
R5
的另一端连接电源
VDD
，第六
PMOS
管
M11
的源极作为过冲抑制模块的输入端并输入第二输出信号
PGATE
，第六
PMOS
管
M11
的漏极与第四电流源
I4
的正极
、
第一电阻
R4
的一端和第四
NMOS
管
M13
的栅极连接并输出第四输出信号
SF
，第四电流源
I4
的负极接地，第一电阻
R4
的另一端与第三
NMOS
管
M12
的漏极和第三
NMOS
管
M12
的栅极连接，第三

【专利技术属性】
技术研发人员：俞向荣，王本辉，
申请(专利权)人：江苏帝奥微电子股份有限公司，
类型：发明
国别省市：