一种片上网络的数据路由控制架构制造技术

本发明专利技术涉及嵌入式处理器技术领域，特别涉及一种片上网络的数据路由控制架构

【技术实现步骤摘要】
一种片上网络的数据路由控制架构


[0001]本专利技术涉及嵌入式处理器
，特别涉及一种片上网络的数据路由控制架构
。

技术介绍

[0002]随着处理器芯片核数的不断增多，片上系统（
System on Chip
，
SOC
）已呈现出多核到众核的发展趋势
。
处理器核间的互联，需具备高吞吐率
、
低延迟和较强可扩展性的优点，而传统的以共享总线为基础的互联架构难以满足现在的需求，采用交叉开关进行数据通信的片上网络（
Network on Chip
，
NOC
）技术，因其较强的可扩展性和高并行性等优势，已成为一种新的片上通信架构
。

技术实现思路

[0003]本专利技术的目的在于提供一种片上网络的数据路由控制架构，解决了片上核心与非核心硬件单元之间数据传输的问题，提供了一种片上通信的可行性方案；解决了不同虚通道的数据包统一处理的问题，提升了通用性；解决了不同虚通道的数据插花问题，方便目的节点的处理，提升了数据处理的效率
。
[0004]为解决上述技术问题，本专利技术提供了一种片上网络的数据路由控制架构，包括：输入端口和输出端口；所述输入端口和源节点交互，所述输出端口和目的节点交互；其中，所述输入端口包括：输入缓冲
、
译码模块
、
输入端状态机和读使能逻辑；所述输入缓冲采用先进先出
FIFO
的形式缓存来自源节点的数据；片上网络和各个节点间的数据通道只有一个物理通道，但划分有多个虚通道，每个虚通道表示一种类型的数据，且每个虚通道均设置一组写使能和读使能信号；所述译码模块用于译码所述输入缓冲中的数据，根据译码结果能够获知该数据的目的节点，并向目的节点发起
Req
请求
(
即所述译码模块，根据缓冲数据边带信息的
DstID
和
TYPE
域可知该数据的目的节点；译码有效即可向目的节点发起
Req
请求
)
；所述输入端状态机用于控制源节点虚通道数据请求的发送；所述读使能逻辑用于控制输入端口何时向源节点发送读使能信号，根据源节点计数该读使能信号能够获知输入端口中
FIFO
的可用深度值；所述输出端口包括：轮转仲裁器
、
输出端状态机
、
包级传输逻辑
、
站台和固定优先级；所述轮转仲裁器用于仲裁来自不同源节点的同一种虚通道发起的请求，只要
FIFO
非空，每一拍均有请求参与仲裁且当拍生成仲裁结果；所述输出端状态机用于控制一个源节点的数据包传输完成后，根据输出端状态机状态切换所述轮转仲裁器的优先级，传输下一个源节点的数据包
(
即所述轮转仲裁器，仲裁来自不同源节点的同一种虚通道的请求，只要仲裁上一个源节点的数据，只有该源节点的整包数据都传输完才会切换优先级
)
；所述包级传输逻辑，在输出端状态机控制下，实现数据整包传输；具体为一个源节点的请求一旦被轮转仲裁器仲裁上，在该源节点传输完整包数据前，只有该源节点的请求参与仲裁，其他请求源的请求不会参与仲裁
(
即当轮转仲裁器仲裁上一个源节点的请求时，包级传输逻辑会根据仲
裁结果屏蔽其他源节点的请求
。
此时，在一个整包数据传输期间，输入到轮转仲裁器的请求源只有一个
)
；所述站台用于保证数据传输为流水设计；所述固定优先级用于仲裁输出端口不同虚通道站台输出的数据，赢得仲裁的虚通道数据将会通过物理通道传输到目的节点
。
[0005]优选的，所述输入缓冲深度为8，宽度为
328
位；其中低
288
位为数据位，包含
256
位的数据和
32
位的
ECC
校验；高
40
位为边带信息，包含
SrcID
源节点
、DstID
目的节点
、
数据类型
TYPE(
数据虚通道类型
)、MAF
号以及边带信息的偶校验信息
。
[0006]优选的，该控制架构共三种数据包格式，第一种数据包格式只有1个流控单元，该数据包格式含有边带信息和数据；第二种数据包格式包含有5个流控单元，具体为1个包头和4个数据，其中包头只包含边带信息不含数据，数据位为全0；数据不含边带信息而只有数据，边带信息位为全0；第三种数据包格式包含有4个流控单元，每个流控单元均包含边带信息和数据
。
[0007]优选的，所述输入端状态机还包含仲裁和传输两个状态；在仲裁状态下，译码出
Req
请求；在传输状态下，保持
Req
请求；而且所述输入端状态机中还设置一个计数器，用于计数发送的数据
。
[0008]优选的，所述读使能逻辑当所述输出端口的所述轮转仲裁器向所述输入端口输出仲裁授权信号时，即向源节点发起读脉冲，源节点每接收一个该脉冲信号，信用值加1，源节点初始信用值为所述输入端口中
FIFO
的深度，同时生成的信号为1有效时，
FIFO
的读指针加
1。
[0009]优选的，所述流水设计具体为：来自一个源节点的数据包需要连续传输完后才会传输下一个源节点的数据包，并且每个节点输出端口的每个虚通道均会设置一个站台
。
[0010]优选的，所述轮转仲裁器还带有仲裁使能，仲裁使能定义为不同源节点的同一种虚通道的请求有信用，即能够将数据写入下级站台
。
[0011]优选的，所述输出端状态机与所述输入端状态机的状态和状态跳转条件相同，区别是含义不同
。
[0012]优选的，所述固定优先级设置为
Data0>Data1>Data2
，而且所述固定优先级还带有仲裁使能，仲裁使能定义为目的节点各虚通道有信用，即能够将数据写入目的节点的内部缓冲
。
[0013]本专利技术与现有技术相比，具有如下有益效果：
1、
本专利技术对不同数据包格式的数据包统一处理，封装成一个通用
IP
模块而不用设计多个处理单元，通用性较强
。
[0014]2、
本专利技术同一虚通道的整包数据连续通过站台到达输出端口，不会被不同源节点的同一虚通道的数据插花，方便目的节点的处理，提升了数据处理的效率
。
附图说明
[0015]图1是经典路由器微架构示意图
。
[0016]图2是本专利技术的数据路由控制架构整体示意图
。
[0017]图3是本专利技术的输入端口虚通道示意图
。
[0018]图4是本专利技术的输出端口虚通道示意图
。
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种片上网络的数据路由控制架构，其特征在于，包括：输入端口和输出端口；所述输入端口和源节点交互，所述输出端口和目的节点交互；其中，所述输入端口包括：输入缓冲
、
译码模块
、
输入端状态机和读使能逻辑；所述输入缓冲采用先进先出
FIFO
的形式缓存来自源节点的数据；片上网络和各个节点间的数据通道只有一个物理通道，但划分有多个虚通道，每个虚通道表示一种类型的数据，且每个虚通道均设置一组写使能和读使能信号；所述译码模块用于译码所述输入缓冲中的数据，根据译码结果能够获知该数据的目的节点，并向目的节点发起
Req
请求；所述输入端状态机用于控制源节点虚通道数据请求的发送；所述读使能逻辑用于控制输入端口何时向源节点发送读使能信号，根据源节点计数该读使能信号能够获知输入端口中
FIFO
的可用深度值；所述输出端口包括：轮转仲裁器
、
输出端状态机
、
包级传输逻辑
、
站台和固定优先级；所述轮转仲裁器用于仲裁来自不同源节点的同一种虚通道发起的请求，只要
FIFO
非空，每一拍均有请求参与仲裁且当拍生成仲裁结果；所述输出端状态机用于控制一个源节点的数据包传输完成后，根据输出端状态机状态切换所述轮转仲裁器的优先级，传输下一个源节点的数据包；所述包级传输逻辑，在输出端状态机控制下，实现数据整包传输；具体为一个源节点的请求一旦被轮转仲裁器仲裁上，在该源节点传输完整包数据前，只有该源节点的请求参与仲裁；所述站台用于保证数据传输为流水设计；所述固定优先级用于仲裁输出端口不同虚通道站台输出的数据，赢得仲裁的虚通道数据将会通过物理通道传输到目的节点
。2.
如权利要求1所述的一种片上网络的数据路由控制架构，其特征在于，所述输入缓冲深度为8，宽度为
328
位；其中低
288
位为数据位，包含
256
位的数据和
32
位的
ECC
校验；高
40
位为边带信息，包含
SrcID
源节点
、DstID
目的节点
、
数据虚通道类型
TYPE...

【专利技术属性】
技术研发人员：刘帆，毕立强，杨亮，赵达，
申请(专利权)人：中电科申泰信息科技有限公司，
类型：发明
国别省市：