一种传感用全差分前端放大器电路制造技术

本发明专利技术公开了一种传感用全差分前端放大器电路包括，所提出的放大器架构利用了两级全差分

【技术实现步骤摘要】
一种传感用全差分前端放大器电路


[0001]本专利技术涉及集成电路
，尤其涉及一种传感用全差分前端放大器电路
。

技术介绍

[0002]在传感信息采集电子集成电路研究领域，随着信号采集信息量的增多，通常需要低功耗低噪声放大器用来获取外界微弱电信号同时保证不会因功率过高导致电路功耗剧增，同时要求放大器能够处理由外界干扰导致的输入端的直流偏移
。
[0003]传统电流源负载的差分对，虽然可以极大的提高共模抑制比和电源抑制比，但对功耗的控制不能满足长期持续的传感信号采集的应用需求，如果采用多个单级放大器串联，过大的噪声会导致无法读出输入端的微弱信号，传统的放大器电路很难将功耗和噪声同时降低
。

技术实现思路

[0004]本部分的目的在于概述本专利技术的实施例的一些方面以及简要介绍一些较佳实施例
。
在本部分以及本申请的说明书摘要和专利技术名称中可能会做些简化或省略以避免使本部分
、
说明书摘要和专利技术名称的目的模糊，而这种简化或省略不能用于限制本专利技术的范围
。
[0005]鉴于上述现有存在的问题，提出了本专利技术
。
[0006]因此，本专利技术提供了一种传感用全差分前端放大器电路，能够解决
技术介绍
中提到的问题
。
[0007]为解决上述技术问题，本专利技术提供如下技术方案，一种传感用全差分前端放大器电路，包括输入端口
、
第一放大单元
OTA1、
第二放大单元
OTA2、
电容反馈电路以及电阻反馈电路，
[0008]所述输入端口，用于与所述电容反馈电路电连接，接收外部信号；
[0009]所述第一放大单元
OTA1
，用于进行对输入信号的初步放大；
[0010]所述第二放大单元
OTA2
，第二放大单元
OTA2
与第一放大单元
OTA1
内部结构相同，所述第二放大单元
OTA2
的输入端与所述第一放大单元
OTA1
的输出端电连接，用于提升电路开环增益；
[0011]所述电容反馈电路，与所述第二放大单元
OTA2
的输出端
、
所述第一放大单元
OTA1
的输入端和所述第二放大单元
OTA2
的输入端电连接，用于确定闭环增益和高低频截止频率；
[0012]所述电阻反馈电路，与所述第一放大单元
OTA1
的输出端和所述第一放大单元
OTA1
的输入端电连接，用于确定电路的低频截止频率
。
[0013]作为本专利技术所述的传感用全差分前端放大器电路的一种优选方案，其中：所述第一放大单元
OTA1
以及所述第二放大单元
OTA2
均包括，第一
PMOS
，第二
PMOS
，第三
PMOS
，第一
NMOS
，第二
NMOS
和第三
NMOS
，
[0014]所述第一
PMOS
的源极与工作电压源电连接，所述第一
PMOS
的栅极与偏置电压源电
连接，所述第一
PMOS
的漏极与所述第二
PMOS
和所述第三
PMOS
的源极电连接；
[0015]所述第二
PMOS
的源极与所述第一
PMOS
的漏极电连接，所述第二
PMOS
的栅极与所述第二
NMOS
的栅极电连接，所述第二
PMOS
的漏极与所述第二
NMOS
的漏极电连接；
[0016]所述第三
PMOS
的源极与所述第一
PMOS
的漏极电连接，所述第三
PMOS
的栅极与所述第三
NMOS
的栅极电连接，所述第三
PMOS
的漏极与所述第三
NMOS
的漏极电连接；
[0017]所述第一
NMOS
的源极接地，所述第一
NMOS
的栅极与共模控制电压源电连接，所述第一
PMOS
的漏极与所述第二
NMOS
和所述第三
NMOS
的源极电连接；
[0018]所述第二
NMOS
的源极与所述第一
NMOS
的漏极电连接，所述第二
NMOS
的栅极与所述第二
PMOS
的栅极电连接，所述第二
NMOS
的漏极与所述第二
PMOS
的漏极电连接，第二
PMOS
的栅极和第二
NMOS
的栅极充当所述第一放大单元
OTA1
以及所述第二放大单元
OTA2
的正输入端，第二
PMOS
的漏极和第二
NMOS
的漏极充当所述第一放大单元
OTA1
以及所述第二放大单元
OTA2
的负输出端；
[0019]所述第三
NMOS
的源极与所述第一
NMOS
的漏极电连接，所述第三
NMOS
的栅极与所述第三
PMOS
的栅极电连接，所述第三
NMOS
的漏极与所述第三
PMOS
的漏极电连接，第三
PMOS
的栅极和第三
NMOS
的栅极充当所述第一放大单元
OTA1
以及所述第二放大单元
OTA2
的负输入端，第三
PMOS
的漏极和第三
NMOS
的漏极充当所述第一放大单元
OTA1
以及所述第二放大单元
OTA2
的正输出端
。
[0020]作为本专利技术所述的传感用全差分前端放大器电路的一种优选方案，其中：所述电容反馈电路包括，第一电容，第二电容，第三电容，第四电容，第五电容，第六电容，
[0021]所述第一电容的第一端与输入端口电连接，所述第一电容的第二端与所述第一放大单元
OTA1
的负输入端电连接；
[0022]所述第二电容的第一端与输入端口电连接，所述第二电容的第二端与所述第一放大单元
OTA1
的正输入端电连接；
[0023]所述第三电容的第一端与所述第一放大单元
OTA1
的正输入端电连接，所述第三电容的第二端与所述第二放大单元
OTA2
的正输出端电连接；
[0024]所述第四电容的第一端与所述第一放大单元
OTA1
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种传感用全差分前端放大器电路，其特征在于：包括输入端口
、
第一放大单元
OTA1、
第二放大单元
OTA2、
电容反馈电路以及电阻反馈电路，所述输入端口，用于与所述电容反馈电路电连接，接收外部信号；所述第一放大单元
OTA1
，用于进行对输入信号的初步放大；所述第二放大单元
OTA2
，第二放大单元
OTA2
与第一放大单元
OTA1
内部结构相同，所述第二放大单元
OTA2
的输入端与所述第一放大单元
OTA1
的输出端电连接，用于提升电路开环增益；所述电容反馈电路，与所述第二放大单元
OTA2
的输出端
、
所述第一放大单元
OTA1
的输入端和所述第二放大单元
OTA2
的输入端电连接，用于确定闭环增益和高低频截止频率；所述电阻反馈电路，与所述第一放大单元
OTA1
的输出端和所述第一放大单元
OTA1
的输入端电连接，用于确定电路的低频截止频率
。2.
如权利要求1所述的传感用全差分前端放大器电路，其特征在于：所述第一放大单元
OTA1
以及所述第二放大单元
OTA2
均包括，第一
PMOS
，第二
PMOS
，第三
PMOS
，第一
NMOS
，第二
NMOS
和第三
NMOS
，所述第一
PMOS
的源极与工作电压源电连接，所述第一
PMOS
的栅极与偏置电压源电连接，所述第一
PMOS
的漏极与所述第二
PMOS
和所述第三
PMOS
的源极电连接；所述第二
PMOS
的源极与所述第一
PMOS
的漏极电连接，所述第二
PMOS
的栅极与所述第二
NMOS
的栅极电连接，所述第二
PMOS
的漏极与所述第二
NMOS
的漏极电连接；所述第三
PMOS
的源极与所述第一
PMOS
的漏极电连接，所述第三
PMOS
的栅极与所述第三
NMOS
的栅极电连接，所述第三
PMOS
的漏极与所述第三
NMOS
的漏极电连接；所述第一
NMOS
的源极接地，所述第一
NMOS
的栅极与共模控制电压源电连接，所述第一
PMOS
的漏极与所述第二
NMOS
和所述第三
NMOS
的源极电连接；所述第二
NMOS
的源极与所述第一
NMOS
的漏极电连接，所述第二
NMOS
的栅极与所述第二
PMOS
的栅极电连接，所述第二
NMOS
的漏极与所述第二
PMOS
的漏极电连接，第二
PMOS
的栅极和第二
NMOS
的栅极充当所述第一放大单元
OTA1
以及所述第二放大单元
OTA2
的正输入端，第二
PMOS
的漏极和第二
NMOS
的漏极充当所述第一放大单元
OTA1
以及所述第二放大单元
OTA2
的负输出端；所述第三
NMOS
的源极与所述第一
NMOS
的漏极电连接，所述第三
NMOS
的栅极与所述第三
PMOS
的栅极电连接，所述第三
NMOS
的漏极与所述第三
PMOS
的漏极电连接，第三
PMOS
的栅极和第三
NMOS
的栅极充当所述第一放大单元
OTA1
以及所述第二放大单元
OTA2
的负输入端，第三
PMOS
的漏极和第三
NMOS
的漏极充当所述第一放大单元
OTA1
以及所述第二放大单元
OTA2
的正输出端
。3.
如权利要求2所述的传感用全差分前端放大器电路，其特征在于：所述电容反馈电路包括，第一电容，第二电容，第三电容，第四电容，第五电容，第六电容，所述第一电容的第一端与输入端口电连接，所述第一电容的第二端与所述第一放大单元
OTA1
的负输入端电连接；所述第二电容的第一端与输入端口电连接，所述第二电容的第二端与所述第一放大单元
OTA1
的正输入端电连接；所述第三电容的第一端与所述第一放大单元
OTA1
的正输入端电连接，所述第三电容的
第二端与所述第二放大单元
OTA2
的正输出端电连接；所述第四电容的第一端与所述第一放大单元
OTA1
的负输入端电连接，所述第四电容的第二端与所述第二放大单元
OTA2
的负输出端电连接；所述第五电容的第一端与所述第二放大单元
OTA2
的负输入端电连接，所述第...

【专利技术属性】
技术研发人员：金庆忍，周柯，卢柏桦，吴丽芳，莫枝阅，秦丽文，
申请(专利权)人：广西电网有限责任公司电力科学研究院，
类型：发明
国别省市：