【技术实现步骤摘要】
一种基于片上网络和目录的缓存一致性收发控制组件
[0001]本专利技术涉及芯片和集成电路设计领域,尤其是指一种基于片上网络和目录的缓存一致性收发控制组件
。
技术介绍
[0002]片上网络是一种在芯片内部实现的通信网络,用于连接多个处理器核心
、
缓存和其他外设
。
片上网络提供了高带宽
、
低延迟的通信通道,用于处理器之间的数据交换和同步操作
。
在基于片上网络的多处理器系统中,缓存一致性的实现通常依赖于片上网络的支持
。
[0003]现有技术中的缓存一致性收发控制组件,根据缓存一致性协议的异同以及核心数的增加,往往面临存储开销大,低可扩展性和低灵活性以及延时大等问题,所以亟需新型的基于片上网络和目录的缓存一致性收发控制组件,针对片上网络的和目录的特性,具备灵活的收发控制管理,可以灵活地管理共享数据的状态和位置,可以快速响应处理器的请求,并更新本地缓存的状态
。
并在多处理器系统中进行扩展,支持更多的处理器核心和缓存
。
技术实现思路
[0004]为解决上述技术问题,本专利技术的一种基于片上网络和目录的缓存一致性收发控制组件,所述控制组件处在基于片上网络和目录的缓存一致性系统中,且一致性系统拥有多个请求节点,控制组件包括:
[0005]Matser
收发控制单元,所述
Matser
收发控制单元设于每个请求节点中,在基于多节点互连网络目录的缓存一致性系统中, ...
【技术保护点】
【技术特征摘要】
1.
一种基于片上网络和目录的缓存一致性收发控制组件,所述控制组件处在基于片上网络和目录的缓存一致性系统中,且一致性系统拥有多个请求节点,其特征在于,控制组件包括:
Matser
收发控制单元,所述
Matser
收发控制单元设于每个请求节点中,在基于多节点互连网络目录的缓存一致性系统中,负责请求节点的缓存一致性事务的事务收发与相关控制;
Master
收发控制单元将请求节点的缓存一致性请求
REQ、
监听应答
REP
以及写数据响应
WDA
发送到片上网络,同时探测来自片上网络的缓存一致性监听请求
SNP、
一致性请求应答响应
ACK
以及读数据响应
RDA
;以此来完成请求节点的缓存一致性的事务收发与相关控制,维护多节点缓存一致性系统中的请求节点处的缓存一致性;
Slave
收发控制单元,所述
Slave
收发控制单元与缓存一致性系统中设有的共享目录管理单元
DCU
之间相连,在基于多节点互连网络目录的缓存一致性系统中,负责目录节点的缓存一致性事务的事务收发与相关控制;
Slave
收发控制单元将来自共享目录控制单元
DCU
的缓存一致性监听请求
SNP、
一致性请求应答响应
ACK
以及读数据响应
RDA
;发送到片上网络,同时探测来自片上网络的缓存一致性请求
REQ、
监听应答
REP
以及写数据响应
WDA
,以此来完成共享目录节点的缓存一致性的事务收发与相关控制,维护多节点缓存一致性系统中的共享目录节点的缓存一致性
。2.
根据权利要求1所述的缓存一致性收发控制组件,其特征在于:其中的请求节点通过
Master
收发控制单元在片上网络进行逻辑通信;同时缓存一致性系统包含共享目录管理单元
DCU、
多节点共享缓存
LLC
以及内存相关组件,
Slave
收发控制单元通过连接
DCU
,并完成
DCU
在片上网络的通信
。3.
根据权利要求1所述的缓存一致性收发控制组件,其特征在于:所述
Master
收发控制单元具有处理请求节点
RN
缓存一致性事务的功能,包含
Master
探测解码单元
、RN
事务检查模块
、
读地址控制模块
、MSNP
处理模块
、MRDA
处理模块
、MACK
处理模块
、MREQ
处理模块
、MWDA
处理模块
、MREP
处理模块
、
读地址控制模块
、
写指针地址控制模块
、
写地址指针
FIFO、REQ
请求存储读写控制模块
、REQ
请求存储实体以及
Master
编码发送模块;其中的
Master
探测解码单元探测来自片上网络上关于缓存一致性的监听请求
、
请求应答响应以及读数据响应;
RN
事务检查模块检查来自请求节点的缓存一致性请求
、
监听应答以及写数据响应;
MSNP
处理模块
、MRDA
处理模块
、MACK
处理模块分别处理片上网络上关于缓存一致性的监听请求
、
请求应答响应以及读数据响应引起的
Mater
收发组件单元控制逻辑
MREQ
处理模块
、MWDA
处理模块
、MREP
处理模块分别处理来
RN
请求节点的缓存一致性请求
、
监听应答以及写数据响应引起的
Mater
收发组件控制逻辑;读地址控制块接收来自
MSNP
处理模块
、MRDA
处理模块
、MACK
处理模块的处理逻辑,控制对
REQ
请求存储实体读写时的地址信息;写直指针地址控制模块接收来自读地址控制模块的信息以及
MREQ
的请求信息,控制对写地址指针
FIFO
的读写;
REQ
请求存储读写控制模块控制
REQ
请求存储实体以读写及存储实体的状态更新,
Master
编码发送模块对向片上网络上的一致性事务进行编码和发送
。4.
根据权利要求1所述的缓存一致性收发控制组件,其特征在于:所述
Slave
收发控制单元具有处理目录管理单元
DCU
缓存一致性事务的功能,包含
Slave
探测解码单元
、DCU
事务检查模块
、
读地址控制模块
、SSNP
处理模块
、SRDA
处理模块
、SACK
处理模块
、SREQ
处理模块
、SWDA
处理模块
、SREP
处理模块
、
读地址控制模块
、
写指针地址控制模块
、
写地址指针
FIFO、
SNP
监听存储读写控制模
、SNP
监听存储实体以及
Slave
编码发送模块;
Slave
探测解码单元探测来自片上网络上的缓存一致性请求
、
监听应答以及写数据响应;
DCU
事务检查模块检查来自目录管理单元
DCU
的缓存一致性的监听请求
、
请求应答响应以及读数据响应;
SSNP
处理模块
、SRDA
处理模块
、SACK
处理模块分别来自
DCU
的一致性的监听请求
、
请求应答响应
、
读数据响应引起的
Slave
收发组件控制逻辑;
SREQ
处理模块
、SWDA
处理模块
、SREP
处理模块来自片上网络的缓存一致性请求
、
监听应答以及写数据响应引起的
Slave
收发组件控制逻辑;读地址控制块接收来自
SREQ
处理模块
、SWDA
处理模块
、SREP
处理模块的处理逻辑,控制对
SNP
监听存储实体读写时的地址信息;写直指针地址控制模块接收来自读地址控制模块的信息以及
SSNP
的监听信息信息,控制对写地址指针
FIFO
的读写;
SNP
监听存储读写控制模块控制
SNP
监听存储实体以读写及存储实体的状态更新,
Slave
编码发送模块对向片上网络上的一致性事务进行编码和发送
。5.
根据权利要求1所述的缓存一致性收发控制组件,其特征在于:所述
Master
收发控制单元具有处理请求节点
RN
缓存一致性事务的功能,包含对请求节点
RN
缓存一致性事务的处理方法,具体步骤如下:步骤
S1
:系统初始化,
Matser
收发控制单元中的写地址指针
FIFO
初始化,即写地址指针控制模块将所有的
TXID
信息存入到写地址
FIFO
中,将写地址指针写满,建立
TXID
与指令存储实体的地址逐映射关系;步骤
S2
:
Master
探测解码单元探测来自片上网络上关于缓存一致性的监听请求
、
请求应答响应以及读数据响应,其解码信息包含:请求节点序列号
TXID、
目录节点序列号
DBID、
地址
Address、
事务编码
Tranc_op、
粒度
【专利技术属性】
技术研发人员:张竣昊,魏江杰,李佩峰,苏文虎,
申请(专利权)人:中电科申泰信息科技有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。