一种面向多系列制造技术

本发明专利技术提供一种面向多系列

【技术实现步骤摘要】
一种面向多系列SRAM型FPGA的配置帧解析系统


[0001]本专利技术属于可编程
，尤其涉及一种面向多系列
SRAM
型
FPGA
的配置帧解析系统
。

技术介绍

[0002]根据
FPGA
实现可编程技术的不同，可以将
FPGA
分为
SRAM
型
、
反熔丝型和
Flash
型等
。SRAM
型
FPGA
的存储单元采用
CMOS
工艺的
SRAM
结构，它的逻辑密度随着特征工艺尺寸的缩小而不断提高，因此在性能及成本方面遥遥领先与其他类型的
FPGA。XILINX
厂家生产的就是
SRAM
型的
FPGA。FPGA
凭借其灵活编程的特性越来越多的应用到航天领域，在星载信号处理
、
图像处理压缩
、
数据高速接口等方面发挥重要作用
。
[0003]空间环境的存在大量的高能量辐射粒子，对
SRAM
型
FPGA
的正常工作造成严重威胁
。
在空间环境中，其主要受两类辐射效应的影响，总剂量效应和单粒子效应
。
总剂量效应是累积剂量的电离辐射效应，通过长期积累导致器件失效，可以通过在设备外进行屏蔽而缓解，而单粒子效应是单个高能粒子入射对器件造成的影响
。
国内外的研究表明，
SRAM
型
FPGA
主要受单粒子效应的影响
。
单粒子效应主要包括单粒子瞬变
、
单粒子翻转
、
单粒子功能中断和单粒子闩锁等
。
高能粒子和
CMOS
器件碰撞产生电子
‑
空穴对，这些过剩的载流子可能导致电路节点电压的瞬变以及穿过器件节点的电流发生瞬变，针对组合逻辑电路，则发生单粒子瞬变，针对存储电路，则发生了单粒子翻转，如果单粒子翻转发生在控制寄存器
、
时钟信号
、
复位信号等关键部分，则发生了单粒子功能中断
。
单粒子瞬变
、
单粒子翻转
、
单粒子功能中断并不损害器件结构，对器件进行重新编程后可以恢复错误，被称为软错误；而单粒子闩锁可能损坏器件，导致不可恢复的硬错误
。
[0004]通过统计及实验发现，影响
SRAM
型
FPGA
功能的主要是单粒子翻转引起的软错误
。
对于
SRAM
型
FPGA
，发生在组合逻辑上的单粒子翻转实际上是查找表存储单元或控制布线资源的存储单元发生翻转，这种翻转将改变电路原有的逻辑，并产生长期的影响，直至再次载入配置文件对其修正为止
。
[0005]表
1XC7VX485T
芯片中存储单元的分布示意
[0006][0007]FPGA
的存储单元包括两类，一类是
FPGA
器件的配置存储器，如表1中的
Configuration Memory
，另一类是用户电路的存储单元，如表1中的
Block Memory、LUT Memory
和
CLB Flip
‑
Flops。
配置存储器中的数据将决定用户电路的逻辑功能，是
FPGA
中数
量最多的存储单元
。
根据不同存储单元的特点，采用不同的加固措施
。
配置存储器通过定时刷新的方式进行加固，用户电路存储单元通过
ECC、EDAC
或者冗余的方式进行加固
。
[0008]帧是可以寻址的最小配置存储器的大小，需要以帧为单位对配置存储器进行任何操作
。
为了对配置存储器进行刷新加固，首先需要对
FPGA
的配置帧进行解析
。
针对
Virtex
‑
II
以上的器件，
XILINX
官方并没有向用户开放具体的配置帧结构信息，因此本专利技术提出一种面向多系列
SRAM
型
FPGA
的配置帧解析方法及系统，来获取具体的配置帧信息
。

技术实现思路

[0009]为解决上述问题，本专利技术提供一种面向多系列
SRAM
型
FPGA
的配置帧解析系统，能够获取
XILINX
官方没有向用户开放的具体配置帧结构信息
。
[0010]一种面向多系列
SRAM
型
FPGA
的配置帧解析系统，包括
ICAP
模块
、
软核处理器模块
、
数据输出模块；
[0011]所述
ICAP
模块挂接于系统的内部总线上，用于向软核处理器模块提供用于访问
SRAM
型
FPGA
中的待解析帧的内部总线接口；
[0012]所述软核处理器模块通过
ICAP
模块将
SRAM
型
FPGA
的地址空间映射到自身的地址空间，并通过读写自身相应的地址空间实现对
SRAM
型
FPGA
的访问控制，得到
SRAM
型
FPGA
中的待解析帧的帧类型；
[0013]所述数据输出模块用于将各待解析帧的帧类型输出外部上位机
。
[0014]进一步地，软核处理器模块通过读写自身相应的地址空间实现对
SRAM
型
FPGA
的访问控制，得到
SRAM
型
FPGA
中的待解析帧的帧类型具体为：
[0015]S1
：软核处理器模块通过
ICAP
模块对
SRAM
型
FPGA
进行初始化；
[0016]S2
：软核处理器模块将地址初始值
FAR_n
以地址映射的方式经由
ICAP
模块写入
SRAM
型
FPGA
的
FAR
寄存器；
[0017]S3
：软核处理器模块根据待解析帧的帧长度
FrameLen
连续读取
SRAM
型
FPGA
的缓存空间
FDRO
中以
FAR_n
为起始地址的设定长度的帧数据，同时根据帧长度
FrameLen
更新
FAR...

【技术保护点】

【技术特征摘要】
1.
一种面向多系列
SRAM
型
FPGA
的配置帧解析系统，其特征在于，包括
ICAP
模块
、
软核处理器模块
、
数据输出模块；所述
ICAP
模块挂接于系统的内部总线上，用于向软核处理器模块提供用于访问
SRAM
型
FPGA
中的待解析帧的内部总线接口；所述软核处理器模块通过
ICAP
模块将
SRAM
型
FPGA
的地址空间映射到自身的地址空间，并通过读写自身相应的地址空间实现对
SRAM
型
FPGA
的访问控制，得到
SRAM
型
FPGA
中的待解析帧的帧类型；所述数据输出模块用于将各待解析帧的帧类型输出外部上位机
。2.
如权利要求1所述的一种面向多系列
SRAM
型
FPGA
的配置帧解析系统，其特征在于，软核处理器模块通过读写自身相应的地址空间实现对
SRAM
型
FPGA
的访问控制，得到
SRAM
型
FPGA
中的待解析帧的帧类型具体为：
S1
：软核处理器模块通过
ICAP
模块对
SRAM
型
FPGA
进行初始化；
S2
：软核处理器模块将地址初始值
FAR_n
以地址映射的方式经由
ICAP
模块写入
SRAM
型
FPGA
的
FAR
寄存器；
S3
：软核处理器模块根据待解析帧的帧长度
FrameLen
连续读取
SRAM
型
FPGA
的缓存空间
FDRO
中以
FAR_n
为起始地址的设定长度的帧数据，同时根据帧长度
FrameLen
更新
FAR
寄存器的地址值
FAR_n
；
S4
：软核处理器模块判断当前已读取的解析帧的帧数是否小于总帧数
FrameNum
...

【专利技术属性】
技术研发人员：庞亚龙，汪路元，刘伟伟，李欣，蒋帅，禹霁阳，周东，吴伟，王翠莲，张溢，田苗苗，张晓雯，韩易伸，
申请(专利权)人：北京空间飞行器总体设计部，
类型：发明
国别省市：