具有液态金属互连的封装衬底制造技术

一种

【技术实现步骤摘要】
【国外来华专利技术】具有液态金属互连的封装衬底Z分解
[0001]相关申请的交叉引用
[0002]本申请要求
2021
年6月
11
日提交的美国专利申请号
17/345
，
912
的优先权，其名称为“具有液态金属互连的封装衬底
Z
分解”。
该优先权申请通过引用结合于此
。

技术介绍

[0003]由于在连续的产品世代中需要更多性能，甚至在减小晶体管尺寸的情况下，高性能处理器的管芯面积也不断扩大
。
封装衬底中用于将信号从集成电路管芯路由到封装输入
/
输出引脚
(
焊盘或凸块
)
的构建层的数量已经随着增加管芯面积以及增加管芯和封装信号计数而增加
。
由于生产具有更多层的衬底所需的更复杂的衬底制造工艺，构建层计数的这种增加导致增加的封装成本和降低的产量
。
附图说明
[0004]图1是未组装的衬底组件的横截面图
。
[0005]图2是嵌入在第一衬底部件内的示例桥的横截面图
。
[0006]图3是组装后的图1的衬底组件的横截面图
。
[0007]图
4A
是包括衬底组件的示例集成电路部件的横截面图
。
[0008]图
4B
是图
4A
的集成电路部件的俯视图
。
[0009]图
5A
是未组装的衬底组件的局部横截面图
。
[0010]图
5B
是组装后的图
5A
的衬底组件的局部横截面图
。
[0011]图
6A
‑
6C
是可以用在衬底部件中的示例通孔变型的横截面图
。
[0012]图
7A
‑
7E
示出了在衬底部件中创建包括液态金属的通孔的示例方法
。
[0013]图
8A
‑
8F
示出了在衬底部件上创建包括液态金属和表面互连的通孔的示例方法
。
[0014]图9是组装衬底组件的示例方法
。
[0015]图
10
是创建核心贴片
(patch)
的示例方法
。
[0016]图
11
是根据本文公开的任何实施例的可以包括在衬底组件中的晶片和管芯的俯视图
。
[0017]图
12
是根据本文公开的任何实施例的可以包括在衬底组件中的集成电路器件的横截面侧视图
。
[0018]图
13
是根据本文公开的任何实施例的可以包括衬底组件的集成电路器件组件的横截面侧视图
。
[0019]图
14
是根据本文公开的任何实施例的可以包括衬底组件的示例处理设备的框图
。
具体实施方式
[0020]随着高性能处理器的性能在连续产品世代中推进，处理器管芯面积已经增加并将继续增加
。
管芯面积的增加和增加的处理器复杂性导致管芯和封装信号计数
、
封装衬底中的构建层的数量以及构建层所消耗的面积的增加，这继而可以导致增加的封装制造复杂
性
、
产量损失和成本
。
[0021]试图减少构建面积
、
构建层计数和改善封装衬底的现有方法包括
X
‑
Y
分解
、
重构和
z
‑
分解
。
在这些方法中的一些方法中，可能限制产量的技术，诸如在封装衬底中使用嵌入式桥来在管芯之间路由信号，被包括在与其他衬底部件分离的衬底贴片部件中
。
[0022]一些现有的
z
分解方法涉及中间层互连的使用，但是这些方法会降低信号性能
。
例如，在一种现有的
z
分解方法中，插入物上的贴片
(PoINT)
，中间层互连是由于有损耗的球栅阵列
(BGA)
互连而导致电损耗的点
。PoINT
解决方案遭受额外的缺点
。
由于
PoINT
解决方案中的贴片通常具有对称的正面和背面层计数，其中背面层用于功率信号路由的
PoINT
贴片导致浪费背面层的高互连路由能力
。
[0023]本文公开的技术利用
z
分解方法中的液态金属互连来为集成电路部件提供衬底组件
。
所公开的衬底组件包括具有附接到一个或多个集成电路管芯的较高密度互连路由的无核心贴片
、
具有提供封装输入
/
输出和功率连接的较低密度互连路由的插入物
、
以及具有液态金属互连以将无核心贴片连接到插入物的核心贴片
。
[0024]如此处所使用的，短语“通信地耦合”指的是部件向另一部件发送信号或从另一部件接收信号的能力
。
该信号可以是任何类型的信号，诸如输入信号
、
输出信号或功率信号
。
部件可以经由有线或无线通信介质
(
例如，导电迹线
、
导电接触
、
空气
)
向与其通信地耦合的另一部件发送或接收信号
。
通信地耦合的部件的示例包括位于同一封装中的集成电路管芯，其经由封装衬底中的嵌入式桥进行通信，以及附接到印刷电路板的集成电路部件，其向附接到印刷电路板的其他集成电路部件或电子器件发送信号或从其接收信号
。
[0025]在以下描述中，阐述了具体细节，但是在没有这些具体细节的情况下，也可以实践本文描述的技术的实施例
。
还没有详细示出公知的电路
、
结构和技术，以避免模糊对本说明书的理解
。
诸如“实施例”、“各种实施例”、“一些实施例”等的短语可以包括特征
、
结构或特性，但是不是每个实施例都必须包括特定的特征
、
结构或特性
。
[0026]一些实施例可以具有针对其他实施例描述的一些
、
全部特征，或者没有针对其他实施例描述的特征
。“第一”、“第二”、“第三”等描述共同的对象，并指示所指的类似对象的不同实例
。
这样的形容词并不意味着这样描述的对象必须在时间或空间上
、
在等级上或以任何其他方式处于给定的顺序
。“连接”可以指示元件直接物理或电接触，并且“耦合”可以指示元件协作或交互，但是它们可以或可以不直接物理或电接触
。
此外，关于本公开的实施例使用的术语“包括”、“包本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.
一种装置，包括：第一衬底部件，包括：位于第一衬底部件的面上的多个第一导电接触；包括导电迹线的一个或多个第一互连层；以及一个或多个第一电介质层，所述第一互连层中的各个第一互连层设置在相邻的第一电介质层之间；第二衬底部件，包括：一个或多个第二电介质层；包括液态金属的多个第一耦合部件；包括液态金属的多个第二耦合部件；以及延伸穿过第二电介质层的多个通孔，所述通孔中的各个通孔具有设置在各个通孔的第一端的第一耦合部件和设置在与各个通孔的第一端相对的各个通孔的第二端的第二耦合部件；和第三衬底部件，包括：位于第三衬底部件的面上的多个第二导电接触；包括导电迹线的一个或多个第二互连层；以及一个或多个第三电介质层，所述第二互连层中的各个第二互连层设置在相邻的第三电介质层之间；其中所述多个第一耦合部件连接到所述多个第一导电接触；其中所述多个第二耦合部件连接到所述多个第二导电接触；并且其中第二衬底部件设置在第一衬底部件和第三衬底部件之间
。2.
根据权利要求1所述的装置，所述装置还包括经由第三多个耦合部件附接到所述第一衬底部件的集成电路管芯
。3.
根据权利要求1或2所述的装置，其中所述第一衬底部件的面是所述第一衬底部件的第一面，所述第一衬底部件还包括在与所述第一衬底部件的第一面相对的所述第一衬底部件的第二面上的第三导电接触和第四导电接触，所述第一衬底部件还包括：嵌入在第一衬底部件内的桥，所述桥包括一个或多个桥导电迹线；和一个或多个衬底过孔；其中一个或多个衬底过孔和一个或多个桥导电迹线包括从第三导电接触到第四导电接触的导电路径的至少一部分
。4.
根据权利要求1‑4中任一项所述的装置，其中所述通孔之一至少部分填充有液态金属
。5.
根据权利要求4所述的装置，其中所述通孔之一被包括磁性材料的插塞包围
。6.
根据权利要求5所述的装置，其中所述通孔之一与插塞基本上同轴对准
。7.
根据权利要求1‑6中任一项所述的装置，其中，所述第一导电接触中的各个第一导电接触包括与所述第一耦合部件之一连接的铜突起
。8.
一种电气设备，包括：印刷电路板；以及附接到印刷电路板的集成电路部件，所述集成电路部件包括：
第一衬底部件，包括：位于第一衬底部件的面上的多个第一导电接触；包括导电迹线的一个或多个第一互连层；以及一个或多个第一电介质层，所述第一互连层中的各个第一互连层设置在相邻的第一电介质层之间；第二衬底部件，包括：一个或多个第二电介质层；包括液态金属的多个第一耦合部件；包括液态金属的多个第二耦合部件；以及延伸穿过第二电介质层的多个通孔，所述通孔中的各个通孔具有设置在各个通孔的第一端的第一耦合部件和设置在与各个通孔的第一端相对的各个通孔的第二端的第二耦合部件；第三衬底部件，包括：位于第三衬底部件的面上的多个第二导电接触；包括导电迹线的一个或多个第二互连层；以及一个或多个第三电介质层，所述第二互连层中的各个第二互连层位于相邻的第三电介质层之间；以及附接到第一衬底部件的一个或多个集成电路管芯；其中所述多个第一耦合部件连接到所述多个第一导电接触；其中所述多个第二耦合部件连接到所述多个第二导电接触；并且其中第二衬底部件位于第一衬底部件和第三衬底部件之间
。9.
根据权利要求8所述的电气设备，其中所述印刷电路板经由插座附接到所述集成电路部件
。10.
根据权利要求8或9所述的电气设备，其中所述集成电路部件经由印刷电路板通信地耦合到至少一个存储器
。11.
根据权利要求8‑
10
中任一项所述的电气设备，其中，所述电气设备包括外壳，所述集成电路部件位于所述外壳内
。12.
根据权利要求8‑
11
中任一项所述的电气设备，其中，所述一个或多个集成电路管芯包括两种类型的集成电路管芯
。13.
根据权利要求8‑
12
中任一项所述的电气设备，其中所述第一...

【专利技术属性】
技术研发人员：B，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：