一种可重构异构集成三维射频芯片及其制作方法技术

本发明专利技术公开了一种可重构异构集成三维射频芯片及其制作方法，芯片包括：

【技术实现步骤摘要】
一种可重构异构集成三维射频芯片及其制作方法


[0001]本专利技术涉及一种可重构异构集成三维射频芯片及其制作方法，属于射频微系统

。

技术介绍

[0002]现代电子装备的发展对射频系统提出了微型化
、
多功能
、
可重构的需求，射频系统功能复杂度日益提升
。
有源相控阵（
Active Electronically Scanned Array
，
AESA
）技术要求射频系统实现高性能
、
可扩展
、
低成本以及低剖面等特性，当前射频系统集成架构从多芯片组件（
Multi
‑
chip Module
，
MCM
）向射频微系统方向发展
。
在射频微系统的集成架构下，通过异构集成技术将多个不同功能的有源
、
无源器件高密度地集成在单一封装内，形成具有系统或子系统功能的单元
。
射频微系统通常采用
BGA
等封装形式，以便进一步地通过表面贴装技术（
Surface Mount Technology
，
SMT
）在系统母板上集成，形成更为复杂和完整的电子系统
。
相比
MCM
集成，采用射频微系统集成架构的射频系统主要优势如下：
1、
在后摩尔时代的技术趋势下，射频微系统可持续吸收异质异构集成
/<br/>系统级封装的最新技术，实现更复杂
、
更高性能的系统集成；
2、
射频微系统采用标准的封装形式，产品结构
、
工艺方法具有较强的规范性和通用性，因此新产品导入周期短，可快速进入批量生产，制造成本低；
3、
利用高低频复合母板，通过
SMT
工艺实现射频微系统与电源
、
数字处理及天线等功能单元之间的板级系统集成，消除体积庞大的射频
/
低频电缆，大幅提升系统集成密度及可靠性
。
[0003]互联技术是射频微系统的核心技术
。
相对于传统的引线键合技术，处于研究和应用前沿的先进封装互联技术包括芯片倒装
、
芯片埋置与扇出以及三维堆叠等
。
射频电路系统通常包含多样化的元器件和零部件，如化合物半导体
、
硅基射频芯片
、
集成无源器件
、MEMS
等，这些器件采用了不同的材料和工艺，互联和封装要求差异大，因此射频微系统具有非常鲜明的异构集成特征，并倾向于综合采用多种先进互联技术
。
[0004]射频微系统通过三维堆叠技术在
Z
方向上扩展集成维度是目前异构集成发展的主要技术方向，然而射频链路中大量的无源器件采用分布参数设计，当芯片或封装基板紧密堆叠时，电磁场的耦合可能导致电路性能严重下降甚至不能正常工作
。
因此，充分考虑射频性能的约束是射频微系统应用三维堆叠技术的关键
。
从堆叠互联的对象不同，三维堆叠技术可分为芯片堆叠（
3D
‑
IC
）和封装堆叠（
Package on Package
，
PoP
）两大类型
。
[0005]传统三维射频芯片中数字电路芯片或者射频芯片任意一方需要修改，另一方都需要配合重新设计流片，造成迭代周期长
、
制作成本高等问题
。

技术实现思路

[0006]本专利技术的目的在于提供一种可重构异构集成三维射频芯片及其制作方法，提供了一种射频数字一体化微系统的解决方案
。
该可重构异构集成三维射频芯片创造性地采用了
硅基
Fan
‑
in
工艺重构布线和芯片倒装堆叠工艺实现2种裸芯片的三维异构集成，先将
CPLD
裸芯片通过硅基
Fan
‑
in
工艺进行
RDL
重构布线，根据射频裸芯片控制信号
PAD
的镜像布局进行设计，通过
UBM
（凸点下金属层）扇出；再将经过
Fan
‑
in
工艺后的
CPLD
裸芯片倒置后通过微凸点
/
微柱堆叠在射频裸芯片上，不仅实现了2种裸芯片之间的信号互联，同时将
CPLD
的电源
/
地
/
编程接口信号通过射频裸芯片的扩展
PAD
引出，形成最终完整的三维射频芯片结构
。
三维射频芯片通过引线键合方式装配
。CPLD
裸芯片通过在线编程可以实现复杂组合逻辑电路功能和时序逻辑电路功能，具有灵活的动态可重构能力，可以满足射频芯片的各种应用场景需求，能够替代传统的三维射频芯片中定制开发的硅基专用数字电路芯片，解决了传统三维射频芯片中数字电路芯片或者射频芯片任意一方需要修改，另一方都需要配合重新设计流片的痛点，大大缩短了迭代周期，有利于快速推出产品，具有很强的工程实用性
。
[0007]实现本专利技术目的的技术方案为：一种可重构异构集成三维射频芯片，包括
CPLD
裸芯片
、
硅基
Fan
‑
in
结构
、
微凸点
/
微柱和射频裸芯片，所述可重构异构集成三维射频芯片包括硅基
Fan
‑
in
结构，所述
CPLD
裸芯片和射频裸芯片分别设于所述硅基
Fan
‑
in
结构两侧，所述硅基
Fan
‑
in
结构的线路与所述
CPLD
裸芯片
PAD
连接，所述线路通过
RDL
重构布线，连接射频裸芯片控制信号
PAD
，所述射频裸芯片还包括扩展
PAD
，所述
CPLD
裸芯片的电源
/
地
/
编程接口信号通过所述扩展
PAD
引出
。
[0008]进一步的，所述硅基
Fan
‑
in
结构根据射频裸芯片控制信号
PAD
的镜像布局对
CPLD
裸芯片进行
RDL
重构布线，并通过
UBM
扇出， UBM
和射频裸芯片的控制信号
PAD
通过微凸点
/
微柱互联
。
[0009]进一步的，所述射频裸芯片的控制信号
PAD
排布在芯片本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种可重构异构集成三维射频芯片，包括
CPLD
裸芯片和射频裸芯片，其特征在于，所述可重构异构集成三维射频芯片还包括硅基
Fan
‑
in
结构，所述
CPLD
裸芯片和射频裸芯片分别设于所述硅基
Fan
‑
in
结构两侧，所述硅基
Fan
‑
in
结构的线路与所述
CPLD
裸芯片
PAD
连接，所述线路通过
RDL
重构布线，连接射频裸芯片控制信号
PAD
，所述射频裸芯片还包括扩展
PAD
，所述
CPLD
裸芯片的电源
/
地
/
编程接口信号通过所述扩展
PAD
引出
。2.
根据权利要求1所述的一种可重构异构集成三维射频芯片，其特征在于，所述硅基
Fan
‑
in
结构根据射频裸芯片控制信号
PAD
的镜像布局对
CPLD
裸芯片进行
RDL
重构布线，并通过
UBM
扇出， UBM
和射频裸芯片的控制信号
PAD
通过微凸点
/
微柱互联
。3.
根据权利要求1所述的一种可重构异构集成三维射频芯片，其特征在于，所述射频裸芯片的控制信号
PAD
排布在芯片内侧，对外
PAD
和扩展
PAD
排布在芯片外侧，部分控制信号
PAD
通过内部布线引出到...

【专利技术属性】
技术研发人员：杨进，张君直，朱健，刘梓枫，
申请(专利权)人：中国电子科技集团公司第五十五研究所，
类型：发明
国别省市：