一种制造技术

本发明专利技术提供一种

【技术实现步骤摘要】
一种InP基半导体器件的分子束外延工艺优化方法


[0001]本专利技术涉及半导体制造
，具体涉及一种
InP
基半导体器件的分子束外延工艺优化方法
。

技术介绍

[0002]与
GaAs
基化合物半导体材料相比，
InP
基化合物半导体材料具有更大的电子饱和速度，
InP
的击穿电压更高，其独特的性能成为发展高频
、
高速器件的首选材料
。InP
基半导体器件比
GaAs
基半导体器件具有更高的转换效率
、
更高的工作频率
、
更大的输出功率
、
更好的噪声特性以及抗辐照性能
。
因此，随着化合物半导体技术的进步，对于高性能
InP
基半导体器件的需求大幅增加
。
[0003]InP
基半导体器件可以采用分子束外延技术来制备，在制备过程中，首先需要在分子束外延设备中对
InP
衬底进行高温脱膜处理，以去除
InP
衬底表面的自然氧化物，然后再根据器件结构设计，沉积生长对应的外延层
。
在
InP
基半导体器件的大规模批量生产中，分子束外延高温脱膜工艺的优劣，直接影响着所制备的
InP
基半导体器件外延片的表面缺陷密度，进而影响最终器件的良率和可靠性
。
脱膜时间过长或者过短，都会增大衬底表面的缺陷密度
。
外延片的表面缺陷越多，器件的良率越低，同时器件的可靠性越差
。
[0004]因此，对于
InP
基半导体器件的批量生产，需要提出一种分子束外延脱膜工艺的优化技术，以降低
InP
基半导体器件外延片的表面缺陷密度，改善
InP
基半导体器件外延片的质量
。

技术实现思路

[0005]本专利技术的目的在于，针对上述现有技术的不足，提供一种
InP
基半导体器件的分子束外延工艺优化方法，以解决
InP
基半导体器件外延片的表面质量改善问题
。
[0006]为实现上述目的，本专利技术采用的技术方案如下：本专利技术提供了一种
InP
基半导体器件的分子束外延工艺优化方法，该方法用于对分子束外延生长
InP
基半导体器件外延片时的衬底脱膜时间进行优化，该方法包括：在预设
As
压条件下，采用预设脱膜温度
T0和预设脱膜时间，对
InP
衬底进行脱膜；在经脱膜后的
InP
衬底上利用分子束外延生长具有第一预设结构的半导体器件外延层，以形成半导体器件外延片；对半导体器件外延片进行表面形貌表征测试，以获取半导体器件外延片的表面缺陷数据，表面缺陷数据包括缺陷类型和每种缺陷类型对应的缺陷密度，缺陷类型包括第一类缺陷和第二类缺陷，第一类缺陷是由
InP
衬底在脱膜时表面自然氧化物未完全脱附而导致的缺陷，第一类缺陷的形貌为椭圆形缺陷，并且在该椭圆形缺陷的内部区域存在点状凸起，第二类缺陷是由
InP
衬底在脱膜时表面的磷脱附后形成的
InAs
微晶导致的缺陷，第二类缺陷的形貌为椭圆形缺陷，并且在该椭圆形缺陷的内部区域不存在点状凸起；基于半导体器件外延片的第一类缺陷的缺陷密度和第二类缺陷的缺陷密度，并根
据预先获得的脱膜时间与缺陷密度之间的对应关系，确定下一次生长具有第一预设结构的半导体器件外延片时的
InP
衬底脱膜时间
。
[0007]可选地，脱膜时间与缺陷密度之间的对应关系通过如下方式获得：在预设
As
压条件下，采用预设脱膜温度
T0，并且采用多个不同脱膜时间
t
k
中的每一个脱膜时间，
k=1, 2, ..., M
，分别对相同规格的
InP
衬底进行脱膜，并且在经脱膜后的
InP
衬底上利用分子束外延生长具有第二预设结构的外延层，以获得对应的多个
InP
基外延片，
M
为大于或等于5的整数，所述相同规格的
InP
衬底的表面自然氧化物的厚度均相同；对所述多个
InP
基外延片进行表面形貌表征测试，以获取所述多个
InP
基外延片的表面缺陷数据；计算所述多个
InP
基外延片中的每个
InP
基外延片的缺陷密度参数，由缺陷密度参数以及对应的脱膜时间构成关系矩阵，由关系矩阵来表示脱膜时间与缺陷密度之间的对应关系，缺陷密度参数包括第一类参数和第二类参数，第一类参数为第一类缺陷的缺陷密度与第二类缺陷的缺陷密度的差值，第二类参数为第一类缺陷与第二类缺陷的总缺陷密度，基于半导体器件外延片的第一类缺陷的缺陷密度和第二类缺陷的缺陷密度，并根据预先获得的脱膜时间与缺陷密度之间的对应关系，确定下一次生长具有所述第一预设结构的半导体器件外延片时的
InP
衬底脱膜时间，包括：基于关系矩阵中第二类参数与脱膜时间的对应关系，确定第二类参数最小时对应的脱膜时间，将该脱膜时间作为第一脱膜时间；基于半导体器件外延片的第一类缺陷的缺陷密度和第二类缺陷的缺陷密度，计算半导体器件外延片的第一类参数；基于关系矩阵中第一类参数与脱膜时间的对应关系，确定半导体器件外延片的第一类参数对应的脱膜时间，并且将该脱膜时间作为第二脱膜时间；下一次生长具有第一预设结构的半导体器件外延片时的
InP
衬底脱膜时间
t
’
由下式确定：
t
’
=
预设脱膜时间
+(
第一脱膜时间
‑
第二脱膜时间
)。
[0008]可选地，第一预设结构与第二预设结构为相同的结构
。
[0009]可选地，基于关系矩阵中第一类参数与脱膜时间的对应关系，确定半导体器件外延片的第一类参数对应的脱膜时间，具体包括：针对关系矩阵中的第一类参数与脱膜时间，进行多项式拟合，从而获得第一类参数与脱膜时间之间的多项式对应关系；利用多项式对应关系，计算半导体器件外延片的第一类参数对应的脱膜时间
。
[0010]可选地，所述多个不同脱膜时间
t
k
中的每一个脱膜时间均满足如下范围：大于或等于3分钟，并且小于或等于
11
分钟
。
[0011]可选地，
M=5
，并且所述多个不同脱膜时间
t
k
分别为：3分钟
、5
分钟
、7
分钟
、9
分钟
、11
分钟
。
[0012]可选地，表面本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种
InP
基半导体器件的分子束外延工艺优化方法，其特征在于，所述方法用于对分子束外延生长
InP
基半导体器件外延片时的衬底脱膜时间进行优化，所述方法包括：在预设
As
压条件下，采用预设脱膜温度
T0和预设脱膜时间，对
InP
衬底进行脱膜；在经脱膜后的
InP
衬底上利用分子束外延生长具有第一预设结构的半导体器件外延层，以形成半导体器件外延片；对所述半导体器件外延片进行表面形貌表征测试，以获取所述半导体器件外延片的表面缺陷数据，所述表面缺陷数据包括缺陷类型和每种缺陷类型对应的缺陷密度，所述缺陷类型包括第一类缺陷和第二类缺陷，所述第一类缺陷是由
InP
衬底在脱膜时表面自然氧化物未完全脱附而导致的缺陷，所述第一类缺陷的形貌为椭圆形缺陷，并且在该椭圆形缺陷的内部区域存在点状凸起，所述第二类缺陷是由
InP
衬底在脱膜时表面的磷脱附后形成的
InAs
微晶导致的缺陷，所述第二类缺陷的形貌为椭圆形缺陷，并且在该椭圆形缺陷的内部区域不存在点状凸起；基于所述半导体器件外延片的第一类缺陷的缺陷密度和第二类缺陷的缺陷密度，并根据预先获得的脱膜时间与缺陷密度之间的对应关系，确定下一次生长具有所述第一预设结构的半导体器件外延片时的
InP
衬底脱膜时间
。2.
根据权利要求1所述的
InP
基半导体器件的分子束外延工艺优化方法，其特征在于，所述脱膜时间与缺陷密度之间的对应关系通过如下方式获得：在所述预设
As
压条件下，采用所述预设脱膜温度
T0，并且采用多个不同脱膜时间
t
k
中的每一个脱膜时间，
k=1, 2, ..., M
，分别对相同规格的
InP
衬底进行脱膜，并且在经脱膜后的
InP
衬底上利用分子束外延生长具有第二预设结构的外延层，以获得对应的多个
InP
基外延片，
M
为大于或等于5的整数，所述相同规格的
InP
衬底的表面自然氧化物的厚度均相同；对所述多个
InP
基外延片进行表面形貌表征测试，以获取所述多个
InP
基外延片的表面缺陷数据；计算所述多个
InP
基外延片中的每个
InP
基外延片的缺陷密度参数，由所述缺陷密度参数以及对应的脱膜时间构成关系矩阵，由所述关系矩阵来表示脱膜时间与缺陷密度之间的对应关系，所述缺陷密度参数包括第一类参数和第二类参数，所述第一类参数为第一类缺陷的缺陷密度减去第二类缺陷的缺陷密度的差值，所述第二类参数为第一类缺陷与第二类缺陷的总缺陷密度，所述基于所述半导体器件外延片的第一类缺陷的缺陷密度和第二类缺陷的缺陷密度，并根据预先获得的脱膜时间与缺陷密度之间的对应关系，确定下一次生长具有所述第一预设结构的半导体器件外延片时的
InP
衬底脱膜时间，包括：基于所述关系矩阵中第二类参数与脱膜时间的对应关系，确定第二类参数最小时对应的脱膜时间，将该脱膜时间作为第一脱膜时间；基于所述半导体器件外延片的第一类缺陷的缺陷密度和第二类缺陷的缺陷密度，计算所述半导体器件外延片的第一类参数；基于所述关系矩阵中第一类参数与脱膜时间的对应关系，确定所述半导体器件外延片的第一类参数对应的脱膜时间，并且将该脱膜时间作为第二脱膜时间；下一次生长具有所述第一预设结构的半导体器件外延片时的
InP
衬底脱膜时间
t
...

【专利技术属性】
技术研发人员：郭帅，冯巍，杜全钢，李维刚，谢小刚，
申请(专利权)人：新磊半导体科技苏州股份有限公司，
类型：发明
国别省市：