半导体器件及包括其的数据存储系统技术方案

本发明专利技术公开了一种半导体器件以及包括该半导体器件的数据存储系统，该半导体器件包括：第一半导体结构，包括第一基板、在第一基板上的电路器件、以及连接到电路器件的下互连结构；以及在第一半导体结构上的第二半导体结构。第二半导体结构可以包括：具有第一区和第二区的第二基板；延伸穿过第二基板的基板绝缘层；延伸穿过基板绝缘层的着陆焊盘；栅电极，每个栅电极在第二区上具有拥有暴露的上表面的栅极焊盘区；以及栅极接触插塞，延伸穿过至少一个栅电极的栅极焊盘区并延伸到着陆焊盘中。着陆焊盘可以包括被基板绝缘层的内侧表面围绕的焊盘部分以及从焊盘部分延伸到下互连结构的通路部分。构的通路部分。构的通路部分。

【技术实现步骤摘要】
半导体器件及包括其的数据存储系统


[0001]本公开涉及半导体器件和包括该半导体器件的数据存储系统。

技术介绍

[0002]在使用或需要数据存储的数据存储系统中，对可存储高容量数据的半导体器件的需求不断增加。因此，已经进行了对增加半导体器件的数据存储容量的方法的研究。例如，已经提出包括三维排列的存储单元而不是二维排列的存储单元的半导体器件作为增加半导体器件的数据存储容量的方法。

技术实现思路

[0003]本公开的方面提供了具有改善的生产率和电特性的半导体器件以及包括该半导体器件的数据存储系统。
[0004]根据一些示例实施方式，一种半导体器件包括：第一半导体结构，包括第一基板、在第一基板上的电路器件、以及连接到电路器件的下互连结构；以及在第一半导体结构上的第二半导体结构。第二半导体结构可以包括：具有第一区和第二区的第二基板；延伸穿过第二基板的基板绝缘层；延伸穿过基板绝缘层的着陆焊盘；栅电极，在第一方向上彼此间隔开并在第一区上堆叠并且在第二区上在第二方向上延伸不同长度，每个栅电极包括在第二区上并且具有暴露的上表面的栅极焊盘区；以及栅极接触插塞，在第一方向上延伸穿过栅电极中的至少一个的栅极焊盘区并延伸到着陆焊盘中。着陆焊盘可以包括被基板绝缘层的内侧表面围绕的焊盘部分以及从焊盘部分延伸到第一半导体结构的下互连结构的通路部分。
[0005]根据一些示例实施方式，一种半导体器件包括：第一半导体结构，包括第一基板、在第一基板上的电路器件以及连接到电路器件的下互连结构；以及在第一半导体结构上的第二半导体结构。第二半导体结构可以包括：具有第一区和第二区的第二基板；内基板绝缘层，在俯视图中具有环形状并且延伸穿过第二基板；栅电极，在第一方向上彼此间隔开并堆叠在第一区上并且在第二方向上以不同长度延伸，每个栅电极包括在第二区上具有暴露的上表面的栅极焊盘区；以及栅极接触插塞，在第一方向上延伸穿过每个栅电极的栅极焊盘区并且穿过内基板绝缘层的环形状内的空间。
[0006]根据一些示例实施方式，一种半导体器件包括：第一半导体结构，包括第一基板、在第一基板上的电路器件以及连接到电路器件的下互连结构；以及在第一半导体结构上的第二半导体结构。第二半导体结构可以包括：具有第一区和第二区的第二基板；栅电极，彼此间隔开并堆叠在第一区上，并且在第二区上在平行于第二基板的上表面的一方向上延伸不同长度，每个栅电极包括在第二区上具有暴露的上表面的栅极焊盘区；在第一区上的沟道结构，延伸穿过栅电极，在第一方向上延伸，并包括沟道层；栅极接触插塞，在第一方向上延伸穿过每个栅电极的栅极焊盘区；以及在第二区上的多个支撑结构，所述多个支撑结构在第二区上延伸穿过栅电极，在第一方向上延伸，并且邻近栅极接触插塞。沟道结构、栅极
接触插塞、和所述多个支撑结构中的每个的上表面可以在基本上相同的水平。
[0007]根据一示例实施方式，一种数据存储系统包括：包括第一半导体结构和第二半导体结构的半导体存储装置，第一半导体结构包括第一基板、在第一基板上的电路器件以及连接到电路器件的下互连结构；以及电连接到半导体存储装置并且配置为控制半导体存储装置的控制器。第二半导体结构可以包括：具有第一区和第二区的第二基板；内基板绝缘层，在俯视图中具有环形状并且穿透第二基板；栅电极，在第一方向上彼此间隔开并堆叠在第一区上并且在第二方向上延伸不同长度，每个栅电极包括在第二区上具有向上暴露的上表面的栅极焊盘区；以及栅极接触插塞，在第一方向上延伸穿过栅电极中的至少一个的栅极焊盘区并且延伸穿过内基板绝缘层的环形状内的空间。
附图说明
[0008]通过以下结合附图的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解。
[0009]图1A是根据一些示例实施方式的半导体器件的示意性俯视图。
[0010]图1B是根据一些示例实施方式的半导体器件的一区域的局部放大图。
[0011]图2A和图2B是根据一些示例实施方式的半导体器件的示意性剖视图。
[0012]图3A和图3B是根据一些示例实施方式的半导体器件的一区域的局部放大图。
[0013]图4A、图4B、图4C和图4D是根据一些示例实施方式的半导体器件的区域的局部放大图。
[0014]图5A和图5B是根据一些示例实施方式的半导体器件的局部放大图。
[0015]图6A和图6B是根据一些示例实施方式的半导体器件的局部放大图。
[0016]图7是根据一些示例实施方式的半导体器件的局部放大图。
[0017]图8是根据一些示例实施方式的半导体器件的局部放大图。
[0018]图9是根据一些示例实施方式的半导体器件的局部放大图。
[0019]图10A、图10B、图10C、图11A、图11B、图11C、图12、图13、图14和图15是示出根据一些示例实施方式的制造半导体器件的方法的示意性剖视图、俯视图和局部放大图。
[0020]图16是根据一些示例实施方式的包括半导体器件的数据存储系统的示意图。
[0021]图17是根据一些示例实施方式的包括半导体器件的数据存储系统的示意性透视图。
[0022]图18是根据一些示例实施方式的半导体封装的示意性剖视图。
具体实施方式
[0023]在下文中，将参照附图描述一些示例实施方式。
[0024]图1A是根据一些示例实施方式的半导体器件100的示意性俯视图。
[0025]图1B是根据一些示例实施方式的半导体器件100的一区域的局部放大图。具体地，图1B是示出在图1A的区域“A”中在提供有基板绝缘层121和栅极接触插塞170的水平上的主要元件的局部示意性放大图。
[0026]图2A和图2B是根据一些示例实施方式的半导体器件100的示意性剖视图。图2A示出了沿图1A的线I
‑
I'截取的剖面，图2B示出了沿图1A的线II
‑
II'截取的剖面。
[0027]图3A和图3B是示出根据一些示例实施方式的半导体器件的一区域的局部放大图。图3A是图2A的区域“B”的放大图，图3B是图2A的区域“C”的放大图。
[0028]参照图1至图3B，半导体器件100可以包括包含第一基板201的外围电路结构PERI和包含第二基板101的存储单元结构CELL。存储单元结构CELL可以在外围电路结构PERI上。在本说明书中，“外围电路结构”可以被称为“第一半导体结构”，“存储单元结构”可以被称为“第二半导体结构”。
[0029]外围电路结构PERI可以包括第一基板201、在第一基板201中的源极/漏极区205和隔离层210、在第一基板201上的电路器件220、下互连结构270和280以及外围区绝缘层290。
[0030]第一基板201可以具有在第一方向(其可以是X方向(并且在本文中这样提及))上延伸并且在第二方向(其可以是Y方向(并且在本文中这样提及))上延伸的上表面。第一方向和第二方向可以彼此相交或交叉，并且第一方向和第二方向本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：第一半导体结构，包括第一基板、在所述第一基板上的电路器件以及连接到所述电路器件的下互连结构；以及在所述第一半导体结构上的第二半导体结构，所述第二半导体结构包括：具有第一区和第二区的第二基板；延伸穿过所述第二基板的基板绝缘层；延伸穿过所述基板绝缘层的着陆焊盘；栅电极，在第一方向上彼此间隔开并堆叠在所述第一区上并且在所述第二区上在第二方向上以不同长度延伸，每个所述栅电极包括在所述第二区上并且具有暴露的上表面的栅极焊盘区；以及栅极接触插塞，在所述第一方向上延伸穿过至少一个所述栅电极的所述栅极焊盘区并延伸到所述着陆焊盘中，其中所述着陆焊盘包括被所述基板绝缘层的内侧表面围绕的焊盘部分，以及其中所述着陆焊盘包括从所述焊盘部分延伸到所述第一半导体结构的所述下互连结构的通路部分。2.如权利要求1所述的半导体器件，其中所述焊盘部分设置在与所述第二基板的下表面的水平相同或比所述第二基板的下表面的水平高的水平，其中在所述第二区中，所述基板绝缘层的所述内侧表面与所述着陆焊盘的所述焊盘部分接触以及所述基板绝缘层的外侧表面与所述第二基板接触。3.如权利要求1所述的半导体器件，其中在所述第二区中所述基板绝缘层具有轮状形状。4.如权利要求1所述的半导体器件，其中所述基板绝缘层将所述着陆焊盘与所述第二基板彼此分开。5.如权利要求1所述的半导体器件，其中所述基板绝缘层的下表面在比所述第二基板的下表面的水平低的水平。6.如权利要求1所述的半导体器件，其中所述着陆焊盘的所述焊盘部分在所述第一方向上与所述第二基板共面，以及其中所述着陆焊盘的所述通路部分在比所述第二基板的下表面的水平低的水平。7.如权利要求1所述的半导体器件，其中所述着陆焊盘包括钨(W)、铜(Cu)、铝(Al)、钼(Mo)或其合金。8.如权利要求1所述的半导体器件，进一步包括：沟道结构，在所述第一区上并在所述第一方向上延伸穿过所述栅电极，所述沟道结构包括沟道层，其中所述沟道结构的上表面在与所述栅极接触插塞的上表面基本上相同的水平。9.如权利要求8所述的半导体器件，其中所述沟道结构的下表面在与所述栅极接触插塞的下表面基本上相同的水平。10.如权利要求1所述的半导体器件，其中所述第二半导体结构包括：水平绝缘层，在所述第二基板的一部分上平行于所述栅电极的下部；以及在所述水平绝缘层上的水平导电层，
其中所述着陆焊盘的所述焊盘部分包括在所述第一方向上与所述第二基板共面的第一焊盘部分、在所述第一方向上与所述水平绝缘层共面的第二焊盘部分以及在所述第一方向上与所述水平导电层共面的第三焊盘部分，以及其中所述第二焊盘部分和所述第三焊盘部分是虚设焊盘区。11.如权利要求10所述的半导体器件，其中：所述第二焊盘部分包括与所述水平绝缘层相同的材料，以及所述第二焊盘部分围绕所述栅极接触插塞并与所述水平绝缘层间隔开。12.如权利要求1所述的半导体器件，其中：所述基板绝缘层包括在所述第二区中延伸到所述第二基板中的内基板绝缘层和在所述第二区中在所述第二基板之外的外基板绝缘层，以及所述半导体器件进一步包括：延伸穿过所述外基板绝缘层...

【专利技术属性】
技术研发人员：朴庆训，白寅焕，白在馥，韩智勋，金承允，金希锡，朴炳在，安钟善，尹柱美，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：