驱动器和包括驱动器的显示装置制造方法及图纸

提供了驱动器和包括驱动器的显示装置。驱动器包括第一级至第M级，其中，第一输入信号和第二输入信号被输入到第一级至第M级中的每一级，并且第一级至第M级中的每一级输出级输出信号、第一进位信号和第二进位信号，其中，M为大于或等于2的自然数。从第k级输出的第一进位信号和第二进位信号分别是输入到第(k+1)级的第一输入信号和第二输入信号，其中，k为大于或等于1并且小于M的自然数，并且输入到第一级的第一输入信号和第二输入信号分别是在预定帧时间交替变化的第一开始信号和第二开始信号。时间交替变化的第一开始信号和第二开始信号。时间交替变化的第一开始信号和第二开始信号。

【技术实现步骤摘要】
驱动器和包括驱动器的显示装置


[0001]实施方式涉及显示装置。更具体地，实施方式涉及用于输出级输出信号的驱动器和包括驱动器的显示装置。

技术介绍

[0002]显示装置可以包括用于驱动显示面板的栅驱动器、数据驱动器、发射驱动器等。发射驱动器可以包括用于产生提供到显示面板的发射控制信号的晶体管和电容器。
[0003]当正偏压或负偏压被连续施加到晶体管时，晶体管的特性可能劣化。当正偏压或负偏压被连续施加到N型氧化物半导体晶体管或N型非晶硅晶体管时，晶体管的阈值电压可能正向或负向偏移，并且因此，晶体管的特性可能劣化。

技术实现思路

[0004]实施方式提供了用于防止其晶体管的特性劣化的驱动器。
[0005]实施方式提供了包括驱动器的显示装置。
[0006]根据实施方式的驱动器包括第一级至第M级，其中，第一输入信号和第二输入信号被输入到第一级至第M级中的每一级，并且第一级至第M级中的每一级输出级输出信号、第一进位信号和第二进位信号，其中，M为大于或等于2的自然数。在这种实施方式中，从第k级输出的第一进位信号和第二进位信号分别是输入到第(k+1)级的第一输入信号和第二输入信号，其中，k为大于或等于1并且小于M的自然数。在这种实施方式中，输入到第一级的第一输入信号和第二输入信号分别是在预定帧时间交替变化的第一开始信号和第二开始信号。
[0007]在实施方式中，第一帧时间的第一开始信号可以与第一帧时间之后的第二帧时间的第二开始信号实质相同。在这种实施方式中，第一帧时间的第二开始信号可以与第二帧时间的第一开始信号实质相同。
[0008]在实施方式中，第一级至第M级中的每一级可以包括多个晶体管。在这种实施方式中，多个晶体管中的每个可以是N型晶体管。
[0009]在实施方式中，第一级至第M级中的每一级可以包括：基于QF1节点的电压、QF2节点的电压和QBF节点的电压向级输出端子提供高电压或第一低电压作为级输出信号的级输出电路；基于Q1节点的电压和QB1节点的电压向第一进位输出端子提供高电压或第二低电压作为第一进位信号的第一进位输出电路；以及基于Q2节点的电压和QB2节点的电压向第二进位输出端子提供高电压或第二低电压作为第二进位信号的第二进位输出电路。
[0010]在实施方式中，级输出电路可以包括：包括接收高电压的第一电极、连接到级输出端子的第二电极和连接到QF1节点的栅电极的第二十九晶体管；包括连接到QF1节点的第一电极和连接到级输出端子的第二电极的第五电容器；包括接收高电压的第一电极、连接到级输出端子的第二电极和连接到QF2节点的栅电极的第三十晶体管；包括连接到QF2节点的第一电极和连接到级输出端子的第二电极的第六电容器；包括接收第一低电压的第一电极、连接到级输出端子的第二电极和连接到QBF节点的栅电极的第三十三晶体管；以及包括
连接到QBF节点的第一电极和接收第一低电压的第二电极的第七电容器。
[0011]在实施方式中，第一进位输出电路可以包括：包括接收高电压的第一电极、连接到第一进位输出端子的第二电极和连接到QF1节点的栅电极的第二十五晶体管；以及包括接收第二低电压的第一电极、连接到第一进位输出端子的第二电极和连接到QB1节点的栅电极的第二十七晶体管。在这种实施方式中，第二进位输出电路包括：包括接收高电压的第一电极、连接到第二进位输出端子的第二电极和连接到QF2节点的栅电极的第二十六晶体管；以及包括接收第二低电压的第一电极、连接到第二进位输出端子的第二电极和连接到QB2节点的栅电极的第二十八晶体管。
[0012]在实施方式中，第一级至第M级中的每一级还可以包括：基于第一输入信号、第一时钟信号、复位信号、第一低电压、QB1节点的电压和第二低电压控制Q1节点的电压的第一输入电路；以及基于第二输入信号、第一时钟信号、复位信号、第一低电压、QB2节点的电压和第二低电压控制Q2节点的电压的第二输入电路。
[0013]在实施方式中，第一输入电路可以包括：包括接收第一输入信号的第一电极、连接到Q1节点的第二电极和接收第一时钟信号的栅电极的第一晶体管；包括接收第一低电压的第一电极、连接到Q1节点的第二电极和接收复位信号的栅电极的第三晶体管；以及包括接收第二低电压的第一电极、连接到Q1节点的第二电极和连接到QB1节点的栅电极的第十七晶体管。在这种实施方式中，第二输入电路可以包括：包括接收第二输入信号的第一电极、连接到Q2节点的第二电极和接收第一时钟信号的栅电极的第二晶体管；包括接收第一低电压的第一电极、连接到Q2节点的第二电极和接收复位信号的栅电极的第四晶体管；以及包括接收第二低电压的第一电极、连接到Q2节点的第二电极和连接到QB2节点的栅电极的第十八晶体管。
[0014]在实施方式中，第一级至第M级中的每一级还可以包括：基于Q1节点的电压和第二时钟信号控制QF1节点的电压的QF1节点控制电路；以及基于Q2节点的电压和第二时钟信号控制QF2节点的电压的QF2节点控制电路。
[0015]在实施方式中，QF1节点控制电路可以包括：包括连接到Q1节点的第一电极、连接到QF1节点的第二电极和接收高电压的栅电极的第十九晶体管；包括接收第二时钟信号的第一电极、第二电极和连接到QF1节点的栅电极的第二十一晶体管；以及包括连接到第二十一晶体管的第二电极的第一电极和连接到QF1节点的第二电极的第三电容器。在这种实施方式中，QF2节点控制电路可以包括：包括连接到Q2节点的第一电极、连接到QF2节点的第二电极和接收高电压的栅电极的第二十晶体管；包括接收第二时钟信号的第一电极、第二电极和连接到QF2节点的栅电极的第二十二晶体管；以及包括连接到第二十二晶体管的第二电极的第一电极和连接到QF2节点的第二电极的第四电容器。
[0016]在实施方式中，第一级至第M级中的每一级还可以包括：基于Q1节点的电压、第一时钟信号、高电压和第二时钟信号控制第一节点的电压的第一信号处理器；以及基于Q2节点的电压、第一时钟信号、高电压和第二时钟信号控制第二节点的电压的第二信号处理器。
[0017]在实施方式中，第一信号处理器可以包括：包括接收第一时钟信号的第一电极、第二电极和连接到Q1节点的栅电极的第五晶体管；包括连接到第五晶体管的第二电极的第一电极、接收高电压的第二电极和接收第一时钟信号的栅电极的第七晶体管；包括连接到第五晶体管的第二电极的第一电极、第二电极和接收高电压的栅电极的第九晶体管；包括接
收第二时钟信号的第一电极、连接到第一节点的第二电极和连接到第九晶体管的第二电极的栅电极的第十一晶体管；以及包括连接到第九晶体管的第二电极的第一电极和连接到第一节点的第二电极的第一电容器。在这种实施方式中，第二信号处理器可以包括：包括接收第一时钟信号的第一电极、第二电极和连接到Q2节点的栅电极的第六晶体管；包括连接到第六晶体管的第二电极的第一电极、接收高电压的第二电极和接收第一时钟信号的栅电极的第八晶体管；包括连接到第六晶体管的第二电极的第一电极、第二电极和接收高电压的栅电极的第十晶体管；包本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种驱动器，包括：第一级至第M级，其中，第一输入信号和第二输入信号被输入到所述第一级至所述第M级中的每一级，并且所述第一级至所述第M级中的每一级输出级输出信号、第一进位信号和第二进位信号，其中，M为大于或等于2的自然数，其中，从第k级输出的所述第一进位信号和所述第二进位信号分别是输入到第(k+1)级的所述第一输入信号和所述第二输入信号，其中，k为大于或等于1并且小于M的自然数，并且其中，输入到所述第一级的所述第一输入信号和所述第二输入信号分别是在预定帧时间交替变化的第一开始信号和第二开始信号。2.根据权利要求1所述的驱动器，其中，第一帧时间的所述第一开始信号与所述第一帧时间之后的第二帧时间的所述第二开始信号相同，并且其中，所述第一帧时间的所述第二开始信号与所述第二帧时间的所述第一开始信号相同。3.根据权利要求1所述的驱动器，其中，所述第一级至所述第M级中的每一级包括多个晶体管，并且其中，所述多个晶体管中的每个是N型晶体管。4.根据权利要求1所述的驱动器，其中，所述第一级至所述第M级中的每一级包括：基于QF1节点的电压、QF2节点的电压和QBF节点的电压向级输出端子提供高电压或第一低电压作为所述级输出信号的级输出电路；基于Q1节点的电压和QB1节点的电压向第一进位输出端子提供所述高电压或第二低电压作为所述第一进位信号的第一进位输出电路；以及基于Q2节点的电压和QB2节点的电压向第二进位输出端子提供所述高电压或所述第二低电压作为所述第二进位信号的第二进位输出电路。5.根据权利要求4所述的驱动器，其中，所述第一级至所述第M级中的每一级还包括：基于所述第一输入信号、第一时钟信号、复位信号、所述第一低电压、所述QB1节点的所述电压和所述第二低电压来控制所述Q1节点的所述电压的第一输入电路；以及基于所述第二输入信号、所述第一时钟信号、所述复位信号、所述第一低电压、所述QB2节点的所述电压和所述第二低电压来控制所述Q2节点的所述电压的第二输入电路。6.根据权利要求5所述的驱动器，其中，所述第一级至所述第M级中的每一级还包括：基于所述Q1节点的所述电压和第二时钟信号来控制所述QF1节点的所述电压的QF1节点控制电路；以及基于所述Q2节点的所述电压和所述第二时钟信号来控制所述QF2节点的所述电压的QF2节点控制电路。7.根据权利要求5所述的驱动器，其中，所述第一级至所述第M级中的每一级还包括：基于所述Q1节点的所述电压、所述第一时钟信号、所述高电压和第二时钟信号来控制第一节点的电压的第一信号处理器；以及基于所述Q2节点的所述电压、所述第一时钟信号、所述高电压和所述第二时钟信号来控制第二节点的电压的第二信号处理器。8.根据权利要求7所述的驱动器，其中，所述第一级至所述第M级中的每一级还包括：
基于所述第一节点的所述电压和所述Q1节点的所述电压来控制所述QB1节点的所述电压的QB1节点控制电路；以及基于所述第二节点的所述电压和所述Q2节点的所述电压来控制所述QB2节点的所述电压的QB2节点控制电路。9.根据权利要求7所述的驱动器，其中，所述第一级至所述第M级中的...

【专利技术属性】
技术研发人员：印海静，
申请(专利权)人：三星显示有限公司，
类型：发明
国别省市：