微电子装置、相关电子系统及形成微电子装置的方法制造方法及图纸

本申请案大体上涉及微电子装置、相关电子系统及形成微电子装置的方法。一种微电子装置包括存储器单元垂直堆叠。所述存储器单元垂直堆叠包括：存取装置垂直堆叠；电容器垂直堆叠，其与所述存取装置垂直堆叠水平相邻；导电支柱结构，其与所述存取装置垂直堆叠电连通；及隔离导电结构，其与包括所述存取装置垂直堆叠的垂直最上存取装置的多路复用器电连通。所述微电子装置进一步包括堆叠结构，其包括与绝缘结构交错的导电结构，至少一些所述导电结构个别地与所述存储器单元垂直堆叠的存储器单元电连通且包括所述存取装置垂直堆叠的存取装置的栅极。的栅极。的栅极。

【技术实现步骤摘要】
微电子装置、相关电子系统及形成微电子装置的方法
[0001]优先权主张
[0002]本申请案主张2022年5月26日申请的“微电子装置、相关电子系统及形成微电子装置的方法(MICROELECTRONIC DEVICES,RELATED ELECTRONIC SYSTEMS,AND METHODS OF FORMING MICROELECTRONIC DEVICES)”的序列号为17/804,234的美国专利申请案的申请日权益，所述美国专利申请案的全部公开内容特此以引用方式并入本文中。


[0003]在各种实施例中，本公开大体上涉及微电子装置设计及制造领域。更特定来说，本公开涉及由独立形成的微电子装置结构形成微电子装置的方法及相关微电子装置及电子系统。

技术介绍

[0004]微电子装置设计者通常期望通过减小个别特征的尺寸及通过减小相邻特征之间的间隔距离来提高微电子装置内特征的集成度或密度。另外，微电子装置设计者通常期望设计不仅小型而且提供性能优势以及简化设计的架构。
[0005]微电子装置的一个实例是存储器装置。存储器装置通常提供为计算机或其它电子装置中的内部集成电路。存在许多类型的存储器装置，包含(但不限于)：易失性存储器装置，例如动态随机存取存储器(DRAM)装置；及非易失性存储器装置，例如NAND快闪存储器装置。DRAM装置的典型存储器单元包含一个存取装置(例如晶体管)及一个存储器存储结构(例如电容器)。半导体装置的现代应用可采用大量存储器单元，其布置成展现存储器单元行及列的存储器阵列。存储器单元可通过沿存储器阵列的存储器单元行及列布置的数字线(例如位线、数据线)及字线(例如存取线)来电存取。存储器阵列可呈二维(2D)以便展现存储器单元的单个层面(例如单个层级、单个层阶)，或可呈三维(3D)以便展现存储器单元的多个层面(例如多个层阶、多个层级)。
[0006]下伏于存储器装置的存储器阵列的基底控制逻辑结构内的控制逻辑装置已用于控制存储器装置的存储器单元的操作(例如存取操作、读取操作、写入操作)。可提供通过布线及互连结构来与存储器阵列的存储器单元电连通的控制逻辑装置的组合件。然而，用于在基底控制逻辑结构之上形成存储器阵列的处理条件(例如温度、压力、材料)会限制基底控制逻辑结构内控制逻辑装置的配置及性能。另外，在基底控制逻辑结构内采用的不同控制逻辑装置的数量、尺寸及布置也会非期望地阻碍存储器装置的大小(例如水平占用面积)减小及/或存储器装置的性能改进(例如更快存储器单元开/关速度、更低阈值切换电压要求、更快数据传送速率、更低功耗)。此外，随着存储器阵列的密度及复杂性提高，控制逻辑装置的复杂性也提高。在一些例子中，控制逻辑装置比存储器装置占用更多面积以降低存储器装置的存储器密度。

技术实现思路

[0007]在一些实施例中，一种微电子装置包括存储器单元垂直堆叠，其包括：存取装置垂直堆叠；电容器垂直堆叠，其与所述存取装置垂直堆叠水平相邻；导电支柱结构，其与所述存取装置垂直堆叠电连通；及隔离导电结构，其与包括所述存取装置垂直堆叠的垂直最上存取装置的多路复用器电连通。所述隔离导电结构包括：第一电极，其包括与所述电容器垂直堆叠的第一电极大体上相同的材料组成；第二电极，其包括与所述电容器垂直堆叠的第二电极大体上相同的材料组成；及导电材料，其将所述第一电极电连接到所述第二电极。所述微电子装置进一步包括堆叠结构，其包括与绝缘结构交错的导电结构，至少一些所述导电结构个别地与所述存储器单元垂直堆叠的存储器单元电连通且包括所述存取装置垂直堆叠的存取装置的栅极。
[0008]在其它实施例中，一种形成微电子装置的方法包括：形成包括与电容器结构垂直堆叠水平相邻的存取装置垂直堆叠的存储器单元垂直堆叠；形成与所述电容器结构垂直堆叠的所述电容器结构中的每一者的电极电连通的导电板结构；在所述存储器单元垂直堆叠之上形成掩模材料；通过所述掩模材料中的开口移除所述导电板结构的一部分及所述电容器结构垂直堆叠的垂直最上层阶的一部分；部分移除所述电容器结构垂直堆叠的所述垂直最上层阶中的每一者的第一电极与第二电极之间的介电材料；在所述开口内及在所述电容器结构垂直堆叠的所述垂直最上层阶中的每一者的所述第一电极与所述第二电极之间形成导电材料；及使所述导电材料的一部分凹入以形成来自所述电容器结构垂直堆叠的垂直最上层阶的隔离导电结构及电连接垂直地下伏于所述电容器结构垂直堆叠的所述垂直最上层阶的水平相邻电容器结构的额外导电结构。
[0009]在其它实施例中，一种形成微电子装置的方法包括形成存储器单元垂直堆叠，其各自个别地包括：电容器结构垂直间隔层阶；存取装置垂直间隔层阶，其与所述电容器结构垂直间隔层阶水平相邻；导电支柱结构，其垂直延伸穿过所述存取装置垂直间隔层阶；及导电板结构，其与所述电容器结构垂直间隔层阶的电极电连通。所述方法进一步包括：移除所述导电板结构的一部分；从所述电容器结构垂直间隔层阶中的垂直最上两个层阶移除介电材料；形成与所述导电板结构及所述电容器结构垂直间隔层阶中的所述垂直最上两个层阶接触的导电材料；及移除所述导电材料的一部分以由所述电容器结构的垂直最上层阶内的每一电容器结构形成隔离导电结构及由垂直地下伏于所述电容器结构的所述垂直最上层阶的所述电容器结构中的其它者形成额外导电结构。
[0010]在另外实施例中，一种电子系统包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置及所述输出装置；及存储器装置，其可操作地耦合到所述处理器装置。所述存储器装置包括：电容器结构垂直堆叠，其与存取装置垂直堆叠水平相邻；导电支柱结构，其垂直延伸穿过所述存取装置垂直堆叠且经配置以与所述存取装置垂直堆叠的存取装置电连通；导电板结构，其与所述电容器结构垂直堆叠电连通；隔离导电结构，其与所述存取装置垂直堆叠的垂直最上存取装置电连通，所述隔离导电结构包括与所述电容器结构垂直堆叠的电极大体上相同的材料组成；全局数字线，其垂直地上覆于所述隔离导电结构；及导电接触结构，其个别地与所述全局数字线及所述隔离导电结构中的一者电连通。
附图说明
[0011]图1A到图1M是说明根据本公开的实施例的形成第一微电子装置结构的方法的简化部分俯视图(图1A、图1D、图1G、图1I及图1K)及简化部分横截面图(图1B、图1C、图1E、图1F、图1H、图1J、图1L及图1M)；
[0012]图2A到图2D包含说明根据本公开的实施例的第二微电子装置结构及将载体晶片组合件附接到第二微电子装置结构的方法的简化部分横截面图；
[0013]图3A及图3B是说明根据本公开的实施例的将第二微电子装置结构附接到第一微电子装置结构之后的微电子装置的简化部分横截面图；
[0014]图4是根据本公开的实施例的微电子装置的简化部分横截面图；及
[0015]图5是根据本公开的实施例的电子系统的示意框图。
具体实施方式
[0016]随附包含的图示不意味着任何特定系统、微电子结构、微电子装置或其集成电路的实际视图，而是仅为用于描述本本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种微电子装置，其包括：存储器单元垂直堆叠，其包括：存取装置垂直堆叠；电容器垂直堆叠，其与所述存取装置垂直堆叠水平相邻；导电支柱结构，其与所述存取装置垂直堆叠电连通；及隔离导电结构，其与包括所述存取装置垂直堆叠的垂直最上存取装置的多路复用器电连通，所述隔离导电结构包括：第一电极，其包括与所述电容器垂直堆叠的第一电极大体上相同的材料组成；第二电极，其包括与所述电容器垂直堆叠的第二电极大体上相同的材料组成；及导电材料，其将所述第一电极电连接到所述第二电极；及堆叠结构，其包括与绝缘结构交错的导电结构，至少一些所述导电结构个别地与所述存储器单元垂直堆叠的存储器单元电连通且包括所述存取装置垂直堆叠的存取装置的栅极。2.根据权利要求1所述的微电子装置，其中所述存储器单元垂直堆叠进一步包括垂直地下伏于所述隔离导电结构的额外导电结构，所述额外导电结构经配置以通过所述存取装置垂直堆叠的所述存取装置中的一者来选择性与所述导电支柱结构电连通。3.根据权利要求2所述的微电子装置，其中所述额外导电结构经配置以选择性与存储器单元的水平相邻垂直堆叠的额外导电支柱结构电连通。4.根据权利要求3所述的微电子装置，其进一步包括额外存取装置，所述额外存取装置经配置以与所述额外导电结构电连通以将所述额外导电结构电连接到所述额外导电支柱结构。5.根据权利要求3所述的微电子装置，其中所述额外导电支柱结构与存取装置的额外垂直堆叠电连通。6.根据权利要求1所述的微电子装置，其进一步包括额外隔离导电结构，所述额外隔离导电结构与所述隔离导电结构水平相邻且与所述存储器单元垂直堆叠水平相邻的存储器单元的额外垂直堆叠的额外多路复用器电连通。7.根据权利要求6所述的微电子装置，其进一步包括垂直地下伏于所述隔离导电结构及所述额外隔离导电结构中的每一者且在所述每一者的水平边界内的额外导电结构。8.根据权利要求6所述的微电子装置，其中所述额外隔离导电结构包括与所述电容器垂直堆叠的所述第一电极及所述电容器垂直堆叠的所述第二电极大体上相同的材料组成。9.根据权利要求1到8中任一权利要求所述的微电子装置，其进一步包括垂直地上覆于所述存储器单元垂直堆叠的至少一个全局数字线。10.根据权利要求9所述的微电子装置，其进一步包括将所述至少一个全局数字线电连接到所述隔离导电结构的全局数字线接触结构。11.根据权利要求10所述的微电子装置，其进一步包括将所述至少一个全局数字线电连接到存储器单元的水平相邻垂直堆叠的额外隔离导电结构的额外全局数字线接触结构。12.一种形成微电子装置的方法，所述方法包括：形成包括与电容器结构垂直堆叠水平相邻的存取装置垂直堆叠的存储器单元垂直堆叠；
形成与所述电容器结构垂直堆叠的所述电容器结构中的每一者的电极电连通的导电板结构；在所述存储器单元垂直堆叠之上形成掩模材料；通过所述掩模材料中的开口来移除所述导电板结构的一部分及所述电容器结构垂直堆叠的垂直最上层阶的一部分；部分移除所述电容器结构垂直堆叠的所述垂直最上层阶中的每一者的第一电极与第二电极之间的介电材料；在所述开口内及在所述电容器结构垂直堆叠的所述垂直最上层阶中的每一者的所述第一电极与所述第二电极之间形成导电材料；及使所述导电材料的一部分凹入以形成来自所述电容器结构垂直堆叠的垂直最上层阶的隔离导电结构及电连接垂直地下伏于所述电容器结构垂直堆叠的所述垂直最上层阶的水平相邻电容器结构的额外导电结构。13.根据权利要求12所述的方法，其中在所述开口内形成导电材料包括形成具有与所述电容器结构垂直堆叠的所述垂直最上层阶中的每一者的所述第一电极及所述第二电极不同的材料组成的导电材料。14.根据权利要求12所述的方法，其中移除所述导电材料的一部分包括形成所述隔离导电结构中的两者用于每个额外导电结构。15.根据权利要求12所述的方法，其中形成存储器单元垂直堆叠包括形成与所述存取装置垂直堆叠电连通的...

【专利技术属性】
技术研发人员：F，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：