薄膜晶体管基板、其制造方法以及包括其的显示设备技术

提供一种薄膜晶体管基板、其制造方法以及包括其的显示设备。所公开为一种薄膜晶体管基板，其包括：在基底基板上的第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管的第一有源层包括交叠于第一栅电极的第一沟道部和第一导电部渗透区域，第二薄膜晶体管的第二有源层包括交叠于第二栅电极的第二沟道部和第二导电部渗透区域，并且第一导电部渗透区域的长度比第二导电部渗透区域更长。第二导电部渗透区域更长。第二导电部渗透区域更长。

【技术实现步骤摘要】
薄膜晶体管基板、其制造方法以及包括其的显示设备


[0001]本公开涉及一种薄膜晶体管基板、其制造方法以及包括其的显示设备。

技术介绍

[0002]薄膜晶体管一般可以被划分成使用非晶硅作为有源层的非晶硅薄膜晶体管、使用多晶硅作为有源层的多晶硅薄膜晶体管、使用氧化物半导体作为有源层的氧化物半导体薄膜晶体管、以及使用诸如化合物半导体等的另一种半导体作为有源层的其他半导体薄膜晶体管。
[0003]氧化物半导体薄膜晶体管具有相对大的根据氧含量的电阻变化，具有能够容易地获得期望的物理性质的优点。此外，在氧化物半导体薄膜晶体管的制造工艺中，构成有源层的氧化物可以在相对低的温度下形成，因此制造成本较低。因为由于氧化物的特性氧化物半导体可以是透明的，因此其对于实现透明显示设备也是有利的。
[0004]在背景部分中提供的描述不应仅仅因为其在背景部分中提出或与背景部分相关联地提出而被假设为现有技术。背景部分可能包括描述本主题技术的一个或更多个方面的信息。

技术实现思路

[0005]当薄膜晶体管基板被应用于具有高像素密度的显示装置时，薄膜晶体管的栅极长度沟道长度可能根据布局结构而受限，因而难以确保电特性余裕。
[0006]例如，在薄膜晶体管基板包含多个传统的薄膜晶体管的情况下，由于所有薄膜晶体管具有相同或相似的有源层导电部和导电部渗透区域，所以根据栅电极的长度的缩短的阈值电压变化的电行为是类似的。结果，难以同时实现具有受到抑制的诸如热载流子应力HCS、漏致势垒降低DIBL和阈值电压滚降现象之类的短沟道效应的薄膜晶体管和要求低阈值电压的其他薄膜晶体管，并且因此难以确保工艺余裕。
[0007]本公开是鉴于上述问题或限制而做出的，并且本公开的目的在于提供一种薄膜晶体管基板，该薄膜晶体管基板单独控制具有短沟道长度的薄膜晶体管和要求低阈值电压的另一个薄膜晶体管的阈值电压，并且抑制具有短沟道长度的薄膜晶体管的短沟道效应，并且最小化或减小具有短沟道长度的薄膜晶体管与要求低阈值电压的另一个薄膜晶体管之间的阈值电压差。
[0008]本公开的目的在于提供一种针对被设置在相同平面上的多个晶体管具有不同的导电部渗透区域长度的薄膜晶体管基板、包括该薄膜晶体管基板的显示设备以及该薄膜晶体管基板的制造方法。
[0009]本公开的目的在于提供一种针对被设置在相同平面上的多个晶体管具有不同的阈值电压及诸如热载流子应力HCS、漏致势垒降低DIBL和阈值电压滚降之类的短沟道长度的电特性的薄膜晶体管基板、包括该薄膜晶体管基板的显示设备以及该薄膜晶体管基板的制造方法。
[0010]根据本公开的一方面，上述及其他目的可以通过提供以下薄膜晶体管基板来实现，该薄膜晶体管基板包括：在基底基板上的第一薄膜晶体管以及第二薄膜晶体管，所述第二薄膜晶体管与所述第一薄膜晶体管间隔开，其中，所述第一薄膜晶体管包括第一有源层和至少部分地交叠于所述第一有源层的第一栅电极，所述第二薄膜晶体管包括第二有源层和至少部分地交叠于所述第二有源层的第二栅电极，所述第一有源层包括交叠于所述第一栅电极的第一沟道部和被设置在所述第一沟道部的一侧和另一侧处的第一导电部渗透区域，所述第二有源层包括交叠于所述第二栅电极的第二沟道部和被设置在所述第二沟道部的一侧和另一侧处的第二导电部渗透区域，并且所述第一导电部渗透区域的长度比所述第二导电部渗透区域的长度更长。
[0011]根据本公开的一方面，上述及其他目的可以通过提供包括上述的薄膜晶体管基板的显示设备来实现。
[0012]根据本公开的一方面，上述及其他目的可以通过提供制造薄膜晶体管基板的方法来实现，该方法包括：在基底基板上形成第一有源层和第二有源层的步骤；在所述第一有源层和所述第二有源层上形成栅极绝缘层的步骤；形成第一栅电极以使之至少部分地交叠于所述第一有源层的步骤；形成第二栅电极以使之至少部分地交叠于所述第二有源层的步骤；对所述第一有源层执行第一杂质注入工艺的步骤；以及对所述第二有源层执行第二杂质注入工艺的步骤，其中，所述第一有源层包括交叠于所述第一栅电极的第一沟道部和被形成在所述第一沟道部的一端和另一端处的第一导电部渗透区域，所述第二有源层包括交叠于所述第二栅电极的第二沟道部和被形成在所述第二沟道部的一端和另一端处的第二导电部渗透区域，并且所述第一导电部渗透区域的长度比所述第二导电部渗透区域的长度更长。
[0013]应理解，前述一般描述和后述详细描述都是示例性和说明性的，并且旨在提供对要求保护的专利技术构思的进一步说明。
附图说明
[0014]本公开的上述及其他目的、特征和其他优点将从结合附图所做的以下详细描述中得到更加清楚的理解，其中：
[0015]图1为根据本说明书的示例性实施方式的薄膜晶体管基板的截面图。
[0016]图2A为根据本说明书的示例性实施方式的薄膜晶体管基板的第一薄膜晶体管的截面图。
[0017]图2B示出了根据本说明书的示例性实施方式的薄膜晶体管基板的第一薄膜晶体管的垂直方向上的离子注入浓度。
[0018]图3A为根据本说明书的示例性实施方式的薄膜晶体管基板的第二薄膜晶体管的截面图。
[0019]图3B和图3C示出了根据本说明书的示例性实施方式的薄膜晶体管基板的第二薄膜晶体管的垂直方向上的杂质浓度。
[0020]图4示出了根据本说明书的示例性实施方式的薄膜晶体管基板的第一薄膜晶体管和第二薄膜晶体管的有源层的杂质浓度。
[0021]图5示出了根据本说明书的示例性实施方式的薄膜晶体管基板的第一薄膜晶体管
和第二薄膜晶体管的根据栅极长度的阈值电压的变化曲线。
[0022]图6为根据本说明书的另一示例性实施方式的薄膜晶体管基板的截面图。
[0023]图7A至图7D示出了根据本说明书的示例性实施方式的制造薄膜晶体管基板的方法。
[0024]图8A至图8D示出了根据本说明书的另一示例性实施方式的制造薄膜晶体管基板的方法。
[0025]图9为根据本说明书的另一示例性实施方式的显示设备的示意图。
[0026]图10为图9的任意一个像素的电路图。
[0027]图11为图10的像素的平面图。
[0028]图12为沿着图10的I
‑
I
′
线截取的截面图。
[0029]图13至图15为根据本说明书的另一示例性实施方式的显示设备的任意一个像素的电路图。
[0030]在整个附图和具体实施方式中，除非另有描述，否则相同的附图标记应被理解为指代相同的元件、特征和结构。为了清晰、图示和便利性，这些元件的相对尺寸和描述可能被夸大。
具体实施方式
[0031]本公开的优点和特征及其实现方法将通过参照附图描述的以下实施方式来被阐明。然而，本公开可以以不同的形态被实施，并且不应该被解释为限于在此阐述的实施方式。相反，这些实施方式被提供是为了使得本公开将会彻底和完整，并且向本领域普通技术人员完整传达本公开的范围。此外，本公开仅通过权利要求书本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种薄膜晶体管基板，所述薄膜晶体管基板包括：第一薄膜晶体管，所述第一薄膜晶体管在基底基板上；以及第二薄膜晶体管，所述第二薄膜晶体管与所述第一薄膜晶体管间隔开，其中，所述第一薄膜晶体管包括第一有源层、以及与所述第一有源层的至少一部分交叠的第一栅电极，其中，所述第二薄膜晶体管包括第二有源层、以及与所述第二有源层的至少一部分交叠的第二栅电极，其中，所述第一有源层包括与所述第一栅电极交叠的第一沟道部、以及被设置在所述第一沟道部的端部处的第一导电部渗透区域，其中，所述第二有源层包括与所述第二栅电极交叠的第二沟道部、以及被设置在所述第二沟道部的端部处的第二导电部渗透区域，并且其中，所述第一导电部渗透区域的长度比所述第二导电部渗透区域的长度更长。2.根据权利要求1所述的薄膜晶体管基板，其中，所述第一导电部渗透区域与所述第一栅电极交叠，并且所述第二导电部渗透区域与所述第二栅电极交叠。3.根据权利要求1所述的薄膜晶体管基板，其中，所述第一导电部渗透区域的杂质浓度高于所述第二导电部渗透区域的杂质浓度。4.根据权利要求1所述的薄膜晶体管基板，其中，所述第一有源层还包括被形成在所述第一导电部渗透区域的与所述第一沟道部相对的一侧处的第一导电部，并且所述第二有源层还包括被形成在所述第二导电部渗透区域的与所述第二沟道部相对的一侧处的第二导电部。5.根据权利要求4所述的薄膜晶体管基板，其中，所述第一导电部的杂质浓度高于所述第二导电部的杂质浓度。6.根据权利要求4所述的薄膜晶体管基板，其中，所述第一导电部不与所述第一栅电极交叠，并且所述第二导电部不与所述第二栅电极交叠。7.根据权利要求4所述的薄膜晶体管基板，其中，所述第一导电部渗透区域的杂质浓度在从所述第一沟道部的所述端部朝向所述第一导电部的方向上增加，并且所述第二导电部渗透区域的杂质浓度在从所述第二沟道部的所述端部朝向所述第二导电部的方向上增加。8.根据权利要求1所述的薄膜晶体管基板，所述薄膜晶体管基板还包括：栅极绝缘层，所述栅极绝缘层被设置在所述第一有源层和所述第一栅电极之间以及所述第二有源层和所述第二栅电极之间。9.根据权利要求8所述的薄膜晶体管基板，其中，所述栅极绝缘层包括被设置在所述第一有源层和所述第一栅电极之间的第一栅极绝缘层以及被设置在所述第二有源层和所述第二栅电极之间的第二栅极绝缘层。
10.根据权利要求9所述的薄膜晶体管基板，其中，所述第一栅极绝缘层的厚度比所述第二栅极绝缘层的厚度更薄。11.根据权利要求1所述的薄膜晶体管基板，所述薄膜晶体管基板还包括：第一层间绝缘层，所述第一层间绝缘层被设置在所述第一薄膜晶体管和所述第二薄膜晶体管上。12.根据权利要求8所述的薄膜晶体管基板，其中，所述栅极绝缘层的与所述第一薄膜晶体管交叠的部分掺杂有被掺杂在所述第一有源层中的杂质。13.根据权利要求11所述的薄膜晶体管基板，其中，所述第一层间绝缘层的与所述第一薄膜晶体管交叠的部分没有掺杂被掺杂在所述第一有源层中的杂质。14.根据权利要求11所述的薄膜晶体管基板，其中，所述第一层间绝缘层的与所述第二薄膜晶体管交叠的部分掺杂有被掺杂在所述第二有源层中的杂质。15.根据权利要求4所述的薄膜晶体管基板，其中，沿与所述第一导电部交叠的区域的垂直方向的杂质浓度分布的最高值至少部分地与所述第一有源层交叠，并且沿与所述第二导电部交叠的区域的垂直方向的杂质浓度分布的最高值不与所述第二有源层交叠。16.根据权利要求4所述的薄膜晶体管基板，所述薄膜晶体管基板还包括：栅极绝缘层，所述栅极绝缘层被设置在所述第一有源层和所述第一栅电极之间以及所述第二有源层和所述第二栅电极之间，以及第一层间绝缘层，所述第一层间绝缘层被设置在所述第一薄膜晶体管和所述第二薄膜晶体管上，其中，沿与所述第一导电部交叠的区域的垂直方向，杂质浓度从所述栅极绝缘层分布到所述第一有源层，并且使最高值至少部分地与所述第一有源层交叠，并且沿与所述第二导电部交叠的区域的垂直方向，杂质浓度从所述第一层间绝缘层分布到所述第二有源层，并且使最高值与所述栅极绝缘层交叠。17.根据权利要求1所述的薄膜晶体管基板，其中，所述第一有源层和所述第二有源层形成在同一层上。18.根据权利要求1所述的薄膜晶体管基板，其中，所述第一薄膜晶体管是显示设备的像素驱动单元的用于驱动显示元件的驱动晶体管。19.根据权利要求1所述的薄膜晶体管基板，其中，所述第二薄膜晶体管构成显示设备的面板中栅极电路的选通驱动器。20.根据权利要求1所述的薄膜晶体管基板，其中，所述第二薄膜晶体管是显示设备的像素驱动单元的开关晶体管。21.一种显示设备，所述显示设备包括多个像素，所述多个像素中的每一个包括显示...

【专利技术属性】
技术研发人员：金在铉，
申请(专利权)人：乐金显示有限公司，
类型：发明
国别省市：