一种增强型HEMT器件制造技术

本实用新型专利技术公开了一种增强型HEMT器件，包括：衬底以及依次设置于衬底上的沟道层和势垒层，沟道层和势垒层之间形成有二维电子气；P型栅介质层，设置于势垒层上的栅极位置区域，且P型栅介质层的两端均具有第一离子注入区，第一离子注入区贯穿P型栅介质层；栅电极，设置于P型栅介质层上；源电极和漏电极，分别设置于栅电极的两侧，并贯穿势垒层以及部分沟道层。本实用新型专利技术中的器件，P型栅介质层做了高阻侧墙处理，阻断了栅极介质漏电路径，具有较高的击穿电压和阈值电压稳定性。穿电压和阈值电压稳定性。穿电压和阈值电压稳定性。

【技术实现步骤摘要】
一种增强型HEMT器件


[0001]本技术涉及微电子
，尤其涉及到一种增强型HEMT器件。

技术介绍

[0002]高电子迁移率晶体管(high electron mobility transistor，HEMT)为一种新兴的场效晶体管，其主要包括由多层不同半导体材料堆叠所构成的一异质结构(heterostructure)，通过半导体材料的选择可在异质结附近区域形成一二维电子气层(two dimensional electron gas，2DEG)作为电流的通道区，具有高切换速度及响应频率，特别适合应用在功率转换器、低噪声放大器、射频或毫米波等
中。
[0003]为了达到简化制作工艺以及降低高电子迁移率晶体管的漏电流以提升击穿电压和输出功率从而获得改善的效能的目的，如何设计高电子迁移率晶体管之间的隔离结构仍为本领域积极研究的课题。

技术实现思路

[0004]因此，为了解决上述问题，本技术提供了一种对P型栅介质层做了高阻侧墙处理，阻断了栅极介质漏电路径的增强型HEMT器件。
[0005]为此，本技术提供了一种增强型HEMT器件，包括：
[0006]衬底以及依次设置于衬底上的沟道层和势垒层，沟道层和势垒层之间形成有二维电子气；
[0007]P型栅介质层，设置于势垒层上的栅极位置区域，且P型栅介质层的两端均具有第一离子注入区，第一离子注入区贯穿P型栅介质层；
[0008]栅电极，设置于P型栅介质层上；
[0009]源电极和漏电极，分别设置于栅电极的两侧，并贯穿势垒层以及部分沟道层。
[0010]进一步地，增强型HEMT器件还包括：
[0011]钝化层，设置于势垒层上，并包覆P型栅介质层以及栅电极的侧壁面。
[0012]进一步地，增强型HEMT器件还包括：
[0013]两个第二离子注入区，位于钝化层的两端并贯穿钝化层、势垒层以及沟道层；栅电极、源电极和漏电极均位于两个第二离子注入区之间。
[0014]进一步地，第二离子注入区注入的为氮离子。
[0015]进一步地，P型栅介质层为镁掺杂半导体结构层，第一离子注入区内注入的为氢离子。
[0016]进一步地，镁掺杂半导体结构层内的镁掺杂浓度为10
18
cm
‑3～10
20
cm
‑3，第一离子注入区内的氢离子注入浓度为10
18
cm
‑3～10
21
cm
‑3。
[0017]进一步地，增强型HEMT器件还包括：
[0018]缓冲层，设置于衬底和沟道层之间。
[0019]本技术提供的技术方案，具有如下优点：
[0020]1、本技术提供的增强型HEMT器件，通过在P型栅介质层的两端均设置贯穿P型栅介质层的第一离子注入区形成高阻侧墙，切断了P型栅介质层中的漏电路径，也即减小了该增强型HEMT器件中的栅极漏电电流，从而能够提高该增强型HEMT器件的击穿电压和阈值电压稳定性。
[0021]2、本技术提供的增强型HEMT器件，通过在钝化层的两端设置贯穿钝化层、势垒层以及沟道层的第二离子注入区(栅极、源极和漏极均设置于两个第二离子注入区之间)，能够在电子气结构层(也即沟道层和势垒层)中形成具有高缺陷浓度的区域，束缚/捕捉自由电子，从而能够抑制或者阻断电流路径，实现器件隔离。
附图说明
[0022]为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0023]图1为本技术实施例提供的增强型HEMT器件的结构示意图；
[0024]附图标记说明：
[0025]1‑
衬底；2
‑
沟道层；3
‑
势垒层；4
‑
P型栅介质层；4a
‑
第一离子注入区；5
‑
栅电极；6
‑
源电极；7
‑
漏电极；8
‑
钝化层；8a
‑
第二离子注入区；9
‑
缓冲层。
具体实施方式
[0026]下面将结合附图对本技术的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0027]在本技术的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0028]本实施例提供了一种增强型HEMT器件，如图1所示，该增强型HEMT器件包括：衬底1、沟道层2、势垒层3、P型栅介质层4、栅电极5、源电极6和漏电极7。
[0029]请参考图1，沟道层2和势垒层3依次设置于衬底1上，且沟道层2和势垒层3之间形成有二维电子气。
[0030]具体地，衬底1可以为Si衬底、蓝宝石衬底、GaN衬底、SiC衬底、多晶AlN衬底或者其他适合的材料所形成的衬底。沟道层2和势垒层3可分别包括III
‑
V半导体化合物材料，例如分别可包括GaN、AlGaN、渐变AlGaN、AlInN、InGaN、AlGaInN、含掺杂GaN、AlN，或上述的组合，但不限于此。
[0031]在本实施例的一种实施方式中，为了平衡衬底1和沟道层2之间的应力，还可以在衬底1和沟道层2之间设置缓冲层9。且为了便于缓冲层9的制备，还可以在衬底1和缓冲层9
之间设置成核层。具体地，缓冲层9和成核层同样可以分别包括III
‑
V半导体化合物材料，例如分别可包括GaN、AlGaN、渐变AlGaN、AlInN、InGaN、AlGaInN、含掺杂GaN、AlN，或上述的组合，但不限于此，例如，缓冲层9可包括AlN/(Al)GaN超晶格。
[0032]在本实施例的一种实施方式中，成核层可包括AlN，缓冲层9可包括高阻GaN，沟道层2可包括GaN，势垒层3可包括Al
x
Ga1‑
x
N(其中，x＝0.1～0.5)。且在具体实施时，可设置缓冲层9的厚度在800nm～6000nm之间，沟道层2的厚度在50nm～500nm之间，势垒层3的厚度在10nm～40nm之间。
[0033]请参考图1，P型栅介质层4设置于势本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种增强型HEMT器件，其特征在于，包括：衬底(1)以及依次设置于所述衬底(1)上的沟道层(2)和势垒层(3)，所述沟道层(2)和所述势垒层(3)之间形成有二维电子气；P型栅介质层(4)，设置于所述势垒层(3)上的栅极位置区域，且所述P型栅介质层(4)的两端均具有第一离子注入区(4a)，所述第一离子注入区(4a)贯穿所述P型栅介质层(4)；栅电极(5)，设置于所述P型栅介质层(4)上；源电极(6)和漏电极(7)，分别设置于所述栅电极(5)的两侧，并贯穿所述势垒层(3)以及部分所述沟道层(2)。2.根据权利要求1所述的增强型HEMT器件，其特征在于，还包括：钝化层(8)，设置于所述势垒层(3)上，并包覆所述P型栅介质层(4)以及所述栅电极(5)的侧壁面。3.根据权利要求2所述的增强型HEMT器件，其特征在于，还包括：两个第二离子注入区(8a)，位于所述钝化层(8)的两端并贯穿所述钝化层(8)、所述势垒层(3)以及所述沟道层(2)；所述栅电极(5)、所述源电极(6)和所述漏...

【专利技术属性】
技术研发人员：李祥东，程智博，刘通，张婕，李秋爽，翟荔丽，张远航，杨伟涛，游淑珍，张进成，郝跃，
申请(专利权)人：西安电子科技大学，
类型：新型
国别省市：