在晶圆中布局芯片的方法及装置制造方法及图纸

本发明专利技术公开了一种在晶圆中布局芯片的方法及装置

【技术实现步骤摘要】
在晶圆中布局芯片的方法及装置、存储介质及电子设备


[0001]本专利技术涉及芯片版图设计领域，特别是涉及一种在晶圆中布局芯片的方法及装置
、
存储介质及电子设备
。

技术介绍

[0002]在集成电路制造过程中，需要将芯片布局在晶圆上，然后通过切割晶圆来获得芯片
。
芯片布局的主要目的是提高晶圆的面积利用率，以期望在一片晶圆上制造尽可能多的芯片
。
目前，芯片布局主要采用人工手动布局的方式
。
[0003]然而，现有的芯片布局方式依赖人工经验，布局效率非常低，很难找到最优的布局方案，不能满足设计需要
。

技术实现思路

[0004]本专利技术的目的是提供一种在晶圆中布局芯片的方法及装置
、
存储介质及电子设备，以解决现有技术中人工手动布局芯片不能满足设计需要的问题，能够自动完成芯片布局，实现最优的布局方案
。
[0005]为解决上述技术问题，本专利技术提供一种在晶圆中布局芯片的方法，包括：
[0006]获取待布局芯片的尺寸以及晶圆中用于布局芯片的圆形区域的布局半径；
[0007]根据所述尺寸构建将所述芯片包围在内的网格；
[0008]基于所述网格构建长度和宽度均不小于两倍所述布局半径的网格阵列；
[0009]在所述网格阵列范围内选取多个点作为检测点，逐一记录每一所述检测点作为所述晶圆的圆心时，所述圆形区域覆盖的完整网格的数量及位置；
[0010]按照数量最大时所述完整网格在所述晶圆中的位置在每一所述完整网格内放置所述芯片
。
[0011]优选的，所述芯片的形状为矩形，所述尺寸包括所述芯片的长度和宽度，所述根据所述尺寸构建将所述芯片包围在内的网格，包括：
[0012]计算所述芯片的长度与预设间距的和得到网格的长度；
[0013]计算所述芯片的宽度与所述预设间距的和得到网格的宽度；
[0014]按照所述网格的长度和所述网格的宽度构建网格
。
[0015]优选的，所述网格阵列的长度的表达式为：
[0016]object.length
＝
(Math.ceil(radius*2/length)+1)*length
[0017]所述网格阵列的宽度的表达式为：
[0018]object.width
＝
(Math.ceil(radius*2/width)+1)*width
[0019]其中，
object.length
表示所述网格阵列的长度，
object.width
表示所述网格阵列的宽度，
Math.ceil()
表示向上取整函数，
radius
表示所述布局半径，
length
表示所述网格的长度，
width
表示所述网格的宽度
。
[0020]优选的，所述检测点在以所述网格阵列的中心点为端点的与所述网格大小一致的
矩形区域内选取
。
[0021]优选的，所述检测点在所述矩形区域的长度方向上按照第一步长选取以及在所述矩形区域的宽度方向上按照第二步长选取
。
[0022]优选的，所述第一步长等于所述网格的长度的十分之一，所述第二步长等于所述网格的宽度的十分之一
。
[0023]优选的，所述网格内放置的所述芯片与所述网格中心点重合
。
[0024]为解决上述技术问题，本专利技术还提供一种在晶圆中布局芯片的装置，包括：
[0025]获取模块，用于获取待布局芯片的尺寸以及晶圆中用于布局芯片的圆形区域的布局半径；
[0026]网格构建模块，用于根据所述尺寸构建将所述芯片包围在内的网格；
[0027]阵列构建模块，用于基于所述网格构建长度和宽度均不小于两倍所述布局半径的网格阵列；
[0028]记录模块，用于在所述网格阵列范围内选取多个点作为检测点，逐一记录每一所述检测点作为所述晶圆的圆心时，所述圆形区域覆盖的完整网格的数量及位置；
[0029]芯片布局模块，用于按照数量最大时所述完整网格在所述晶圆中的位置在每一所述完整网格内放置所述芯片
。
[0030]为解决上述技术问题，本专利技术还提供一种存储介质，所述存储介质中存储有计算机程序，所述计算机程序被设置为运行时执行前述任一项所述的在晶圆中布局芯片的方法
。
[0031]为解决上述技术问题，本专利技术还提供一种电子设备，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行前述任一项所述的在晶圆中布局芯片的方法
。
[0032]区别于现有技术的情况，本专利技术提供的在晶圆中布局芯片的方法先根据芯片的尺寸构建能够将芯片包围在内的网格，再基于网格构建长度和宽度均不小于两倍圆形区域的布局半径的网格阵列，然后在网格阵列范围内选取检测点，逐一记录每一检测点作为晶圆的圆心时，圆形区域覆盖的完整网格的数量及位置，最后按照数量最大时完整网格在晶圆中的位置在每一完整网格内放置芯片，相对于现有技术人工布局芯片，本专利技术能够自动完成芯片布局，实现最优的布局方案，可以提高芯片布局的效率，节省人力成本
。
[0033]本专利技术提供的在晶圆中布局芯片的装置
、
存储介质及电子设备，与在晶圆中布局芯片的方法属于同一专利技术构思，因此具有相同的有益效果，在此不再赘述
。
附图说明
[0034]图1为本专利技术实施例提供的在晶圆中布局芯片的方法的流程示意图
。
[0035]图2为晶圆中的圆形区域的示意图
。
[0036]图3为网格与芯片的大小对比示意图
。
[0037]图4为网格阵列与晶圆中的圆形区域的大小对比示意图
。
[0038]图5为在完整网格内放置芯片的示意图
。
[0039]图6为网格阵列中的矩形区域的示意图
。
[0040]图7为矩形区域内选取的检测点的示意图
。
[0041]图8为在一种晶圆中布局芯片后的示意图
。
[0042]图9为本专利技术实施例提供的在晶圆中布局芯片的装置的架构示意图
。
具体实施方式
[0043]下面将结合示意图对本专利技术的具体实施方式进行更详细的描述
。
根据下列描述和权利要求书，本专利技术的优点和特征将更清楚
。
需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便
、
明晰地辅助说明本专利技术实施例的目的
。
[0044]在本专利技术的描述中，需要理解的是，术语“中心”、“上”、“下”、“左”、“右”等指示的方位或者位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种在晶圆中布局芯片的方法，其特征在于，包括：获取待布局芯片的尺寸以及晶圆中用于布局芯片的圆形区域的布局半径；根据所述尺寸构建将所述芯片包围在内的网格；基于所述网格构建长度和宽度均不小于两倍所述布局半径的网格阵列；在所述网格阵列范围内选取多个点作为检测点，逐一记录每一所述检测点作为所述晶圆的圆心时，所述圆形区域覆盖的完整网格的数量及位置；按照数量最大时所述完整网格在所述晶圆中的位置在每一所述完整网格内放置所述芯片
。2.
根据权利要求1所述的方法，其特征在于，所述芯片的形状为矩形，所述尺寸包括所述芯片的长度和宽度，所述根据所述尺寸构建将所述芯片包围在内的网格，包括：计算所述芯片的长度与预设间距的和得到网格的长度；计算所述芯片的宽度与所述预设间距的和得到网格的宽度；按照所述网格的长度和所述网格的宽度构建网格
。3.
根据权利要求1所述的方法，其特征在于，所述网格阵列的长度的表达式为：
object.length
＝
(Math.ceil(radius*2/length)+1)*length
所述网格阵列的宽度的表达式为：
object.width
＝
(Math.ceil(radius*2/width)+1)*width
其中，
object.length
表示所述网格阵列的长度，
object.width
表示所述网格阵列的宽度，
Math.ceil()
表示向上取整函数，
radius
表示所述布局半径，
length
表示所述网格的长度，
width...

【专利技术属性】
技术研发人员：李舒啸，
申请(专利权)人：本源科仪，
类型：发明
国别省市：