采用补偿方式提高性能的采样保持电路制造技术

采用补偿方式提高性能的采样保持电路，由采样单元与补偿单元组成，其中补偿单元包括补偿电源、补偿电容、控制开关、控制时钟等。补偿时通过设定、改变补偿电源或补偿电容的相应值即可改变误差补偿电压，容易控制补偿范围和补偿步长精度，具有实施方便、灵活可调的特点。本发明专利技术在采样保持阶段对电路实施精度补偿，分离了电路补偿过程与信号采样过程，在不显著影响电路速度的条件下完成对电路精度的补偿，实现了高速度、高精度的开环式采样保持电路。

【技术实现步骤摘要】

本专利技术涉及一种模数转换器中使用的采样保持电路。
技术介绍
随着电子技术和计算机技术的发展，现在人类已经进入了电子系统集成时代，主 流的数字系统工作频率已经在GHz以上，因此对模数转换器(ADC)的速度和精度提出了更 高的要求。但速度和精度是一对矛盾，目前很难在一个ADC产品中使得两类指标都取得高 性能，因此，高性能ADC分别向高速度、中低精度ADC和低速、高精度ADC两个主要方面发 展，其中高速ADC可进一步细分为全并行ADC、插值型ADC、折叠插值型ADC以及多通道ADC 等。信号采样保持电路是高性能ADC中不可缺少的部分，能够显著降低对ADC单元电路的 速度精度要求。目前，采样保持电路主要是以高增益运放为基础的闭环式高精度采样保持电路和 以阻容RC电路为基础的开环式高速采样保持电路。开环式高速采样保持电路存在以下问 题1、由于电路工作在开环状态以满足高速信号处理的要求，难于实施有效的精度控制或 环路控制，造成采样精度很低，通常难于超过6位分辨率，且随着电路工作频率的提高精 度下降；2、对高速采样保持电路来说，对精度的误差补偿容易造成对电路速度带宽的不利 影响，故高速采样保持电路一般不予误差补偿或施行简单误差补偿，简单补偿一般以虚拟 (dummy)补偿晶体管为基础，典型结构如图1、图2所示，以吸收或抵消采样晶体管的电荷注 入、时钟馈通等误差，是一种消极补偿，且虚拟(dummy)补偿晶体管的设计尺寸一旦确定， 补偿电压亦固定，简单误差补偿方式提供的补偿电压一般较小，且不可调节，其补偿效果与 不予误差补偿相比提高不多，实用性不强，难于满足中等精度(6-12位)的高速(MHz工作 频率)ADC，尤其是超高速(GHz工作频率)ADC的精度要求；3、对高速采样保持电路来说， 对于不同工作频率的输入信号，电路误差的大小不同，误差范围大约在毫伏级到十毫伏级 之间，客观上需要不同大小的误差补偿，而现有的简单补偿技术只能提供固定补偿电压，不 能提供可调误差范围与可调误差精度步长，难于根据不同误差要求采用大小不同的补偿水 平，因而灵活性较差，补偿范围小，适用性也不强。图1给出了现有的第一种采用补偿方式的采样保持电路。该电路由采样晶体管 Ml、采样电容Cs、以及虚拟(dummy)补偿晶体管M2、时钟Phl和时钟Ph2组成。晶体管M2 的设计尺寸通常以晶体管Ml为参考，与晶体管Ml相等或成比例(如宽度取W/2)，时钟Phl 和时钟Ph2时序相位相反。在采样保持过程中，晶体管Ml电荷注入等对信号输出端的误差 影响，与补偿晶体管M2电荷注入等对信号输出端的误差影响，二者误差大小大致相同或相 近，方向相反，从而抵消或减小了采样开关晶体管Ml造成的采样误差。同理，时钟Phl通过 晶体管Ml对信号输出端的误差影响，与时钟Ph2通过晶体管M2对信号输出端的误差影响， 二者误差大小大致相同或相近，方向相反，从而抵消或减小了采样时钟对信号输出端的影 响。这种采用虚拟(dummy)补偿晶体管对采样保持电路进行误差补偿的方法是一种粗略的 误差抵消方法，适用于采样频率较低，误差影响较小的采样误差补偿，当采样频率较高或其它因素导致采样误差较大时，这种误差补偿方法往往难于提供足够大小的误差补偿。图2给出了现有的第二种采用补偿方式的采样保持电路。它可视为图1所示采样 保持电路的改进。与图1电路相比，该电路增加了信号输入端的虚拟补偿晶体管M3，且补偿 晶体管M3与补偿晶体管M2大小相等，控制时钟亦相同。增加的补偿晶体管M3可以部分抵 消或减少采样晶体管Ml和采样时钟等因素在信号输入端产生的电压误差，从而间接提高 采样保持电路的精度。图2所示电路在图1电路的基础上略有改进，但总体上来看，上述两 种采用补偿技术的采样保持电路其补偿方法实质相同，误差补偿的效果亦相差不大，仍然 难于满足采样误差较大时对补偿的要求。上述两种采用补偿技术的采样保持电路，虽然对电路精度有所提高，但仍 然属于 简单补偿的范畴，补偿范围有限，精度补偿较小，灵活性不强，无法满足更高精度(6位以 上)的高速ADC的要求。
技术实现思路
本专利技术的技术解决问题是克服现有技术的不足，提供了一种可同时满足高速和 高精度要求的开环式采样保持电路。本专利技术的技术解决方案是采用补偿方式提高性能的采样保持电路，包括由晶体 管Ml和电容Cs构成的采样单元，还包括补偿单元，晶体管Ml的源极端接待采样信号，晶体 管Ml的栅极端接时钟控制信号Phl，晶体管Ml的漏极端接电容Cs的一端，电容Cs的另一 端接参考电位，晶体管Ml的漏极端和电容(；的公共端作为采样单元的输出端，所述补偿单 元包括补偿电容Cl、补偿电源VS1、开关Si、开关S2以及时钟控制信号Phl与Ph2，补偿电 源VSl的输出电压\经开关S2、开关Sl接至参考电位，补偿电容Cl的一端接至开关Sl和 开关S2的公共端，补偿电容Cl的另一端接至采样单元的输出端；开关Sl受时钟控制信号 Phl控制，开关S2受时钟控制信号Phl的反信号Ph2控制，采样阶段，时钟控制信号Phl有 效，晶体管Ml导通，开关Sl闭合，开关S2断开，保持阶段，时钟控制信号Ph2有效，晶体管 Ml截止，开关Sl断开，开关S2闭合。所述补偿电源VSl的输出电压V。、补偿电容Cl的容值C。以及采样电容Cs的容值 Ctl与电路的失调电压Vre满足关系式C。.Vc/(C0+Cc) = Vre，其中Vre为导致采样单元的输出 端的输出电压与待采样信号的输入电压不相等的所有误差电压。所述补偿电容Cl的容值C。为固定值或可变值。所述补偿电源VSl的输出电压V。为固定值或可变值。本专利技术与现有技术相比的优点在于本专利技术采样保持电路在信号保持过程中，通 过改变补偿电容C。，或改变补偿电压V。，都能改变对采样保持电路的误差补偿，所述补偿方 法调节灵活方便，补偿范围较宽，克服了现有简单补偿技术的补偿电压固定的不足，能够在 较宽的范围内逼近电路的真实电压误差，尽可能提高采样保持电路的精度，并且由于这种 补偿技术方便可调，有利于根据不同的电路误差情况，实时提供或改变对采样保持电路的 误差补偿，以不断逼近电路的真实误差，实现采样保持电路的最优化补偿，进一步提高电路 的精度。由于误差补偿仅在采样保持电路的信号保持阶段实施，不影响对输入信号的高速 采样跟踪，因此采样保持电路的带宽设计与补偿电路设计可以适当分开并独立优化，有利 于克服由于微电子工艺条件限制带来的速度与精度相互约束的矛盾，实现采样保持电路高速度、高精度的双重目标。 附图说明图1为现有的第一种采用补偿方式的采样保持电路原理图；图2为现有的第二种采用补偿方式的采样保持电路原理图；图3为本专利技术采样保持电路的电路原理图；图4为图3所示电路中补偿电容Cl为可变值的一种电路原理图；图5为图3所示电路中补偿电源VSl为可变值的一种电路原理图；图6为图3所示电路的第一种具体应用电路原理图；图7为图3所示电路的第二种具体应用电路原理图。具体实施例方式如图3所示，本专利技术采样保持电路包括采样单元32和补偿单元30，其中采样单元 32包括采样开关M1，主采样电容Cs及时钟Phl，补偿单元30包括补偿电容Cl，补偿电源 VS1，开关Si，开关S2，及时钟Phl和Ph2。补本文档来自技高网...

【技术保护点】
采用补偿方式提高性能的采样保持电路，包括由晶体管Ｍ１和电容Ｃ↓［Ｓ］构成的采样单元（３２），晶体管Ｍ１的源极端接待采样信号，晶体管Ｍ１的栅极端接时钟控制信号Ｐｈ１，晶体管Ｍ１的漏极端接电容Ｃ↓［Ｓ］的一端，电容Ｃ↓［Ｓ］的另一端接参考电位，晶体管Ｍ１的漏极端和电容Ｃ↓［Ｓ］的公共端作为采样单元（３２）的输出端（１１），其特征在于：还包括补偿单元（３０），所述补偿单元（３０）包括补偿电容Ｃ１、补偿电源ＶＳ１、开关Ｓ１、开关Ｓ２以及时钟控制信号Ｐｈ１与Ｐｈ２，补偿电源ＶＳ１的输出电压Ｖ↓［Ｃ］经开关Ｓ２、开关Ｓ１接至参考电位，补偿电容Ｃ１的一端接至开关Ｓ１和开关Ｓ２的公共端（１２），补偿电容Ｃ１的另一端接至采样单元（３２）的输出端（１１）；开关Ｓ１受时钟控制信号Ｐｈ１控制，开关Ｓ２受时钟控制信号Ｐｈ１的反信号Ｐｈ２控制，采样阶段，时钟控制信号Ｐｈ１有效，晶体管Ｍ１导通，开关Ｓ１闭合，开关Ｓ２断开，保持阶段，时钟控制信号Ｐｈ２有效，晶体管Ｍ１截止，开关Ｓ１断开，开关Ｓ２闭合。

【技术特征摘要】

【专利技术属性】
技术研发人员：蔡伟，王宗民，杨松，张铁良，虞坚，郭永恒，
申请(专利权)人：北京时代民芯科技有限公司，中国航天科技集团公司第九研究院第七七二研究所，
类型：发明
国别省市：11[中国|北京]