硬件辅助的存储器访问跟踪制造技术

集成电路的实施例可包括：硬件计数器的阵列，以及电路系统，该电路系统通信地耦合至硬件计数器的阵列，该电路系统用于利用硬件计数器的阵列对于对存储器的一个或多个所选择页的访问计数

【技术实现步骤摘要】
【国外来华专利技术】硬件辅助的存储器访问跟踪
背景
1.

[0001]本公开总体上涉及存储器技术，以及分层存储器技术
。
2.
技术介绍

[0002]分层存储器系统包括异构存储器，其中第一存储器层通常具有较低的等待时间以及较低的容量，并且第二存储器层通常具有较高的容量以及较高的等待时间
。
迁移技术包括用于在第一存储器层与第二存储器层之间高效地移动数据的各种技术
。
在一些系统中，第一存储器层可被称为近存储器，而第二存储器层可被称为远存储器
。
[0003]一些图形处理器单元
(graphics processor unit
，
GPU)
包括跟踪
GPU
对位于其他处理器上的存储器进行的访问频率的访问计数器特征
。
访问计数器被描述为有助于确保存储器页被移动到处理器的正在最频繁地访问该页的物理存储器
。
附图说明
[0004]以示例方式且非限制方式在附图的各图中图示本专利技术的各实施例，在附图中：
[0005]图1是根据实施例的集成电路的示例的框图；
[0006]图
2A
至图
2B
是根据实施例的方法的示例的流程图；
[0007]图3是根据实施例的装置的示例的框图；
[0008]图4是根据实施例的计算系统的示例的框图；
[0009]图5是根据实施例的存储器访问跟踪器
(memory access tracker
，
MAT)
设备的示例的框图；
[0010]图6是根据实施例的计算系统的另一示例的框图；
[0011]图7是根据实施例的跨步式页计数阵列
(page count array
，
PCA)
的示例的说明性示图；
[0012]图
8A
是图示根据本专利技术的实施例的示例性有序管线和示例性的寄存器重命名
、
乱序发出
/
执行管线两者的框图
。
[0013]图
8B
是图示根据本专利技术的实施例的要包括在处理器中的有序体系结构核心的示例性实施例和示例性的寄存器重命名
、
乱序发出
/
执行体系结构核心两者的框图；
[0014]图
9A
‑
图
9B
图示更具体的示例性有序核心体系结构的框图，该核心会是芯片中的若干逻辑块之一
(
包括相同类型和
/
或不同类型的其他核心
)
；
[0015]图
10
是根据本专利技术的实施例的可具有多于一个的核心
、
可具有集成存储器控制器以及可具有集成图形器件的处理器的框图；
[0016]图
11
‑
图
14
是示例性计算机体系结构的框图；以及
[0017]图
15
是根据本专利技术的实施例的对照使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图
。
具体实施方式
[0018]本文中讨论的实施例以各种方式提供用于硬件辅助的存储器访问跟踪的技术和机制
。
本文中描述的技术可以在一个或多个电子设备中实现
。
可以利用本文中描述的技术的电子设备的非限制性示例包括任何种类的移动设备和
/
或固定式设备，诸如，相机
、
蜂窝电话
、
计算机终端
、
桌面型计算机
、
电子阅读器
、
传真机
、
自动服务机
、
膝上型计算机
、
上网本计算机
、
笔记本计算机
、
互联网设备
、
支付终端
、
个人数字助理
、
媒体播放器和
/
或记录器
、
服务器
(
例如，刀片服务器
、
机架安装服务器
、
其组合等
)、
机顶盒
、
智能电话
、
平板个人计算机
、
超移动个人计算机
、
有线电话
、
上述各项的组合，等等
。
更一般地，本文中描述的技术可在各种电子设备中的任何电子设备中被采用，各种电子设备包括可操作用于提供硬件辅助的存储器访问跟踪的集成电路系统
。
[0019]在下列描述中，讨论了众多细节，以提供对本公开的实施例的更透彻的解释
。
然而，对本领域技术人员将显而易见的是，可以在没有这些特定细节的情况下实施本公开的实施例
。
在其他实例中，以框图形式，而不是详细地示出公知的结构和设备，以避免使本公开的实施例变得模糊
。
[0020]注意，在实施例的对应附图中，利用线来表示信号
。
一些线可以较粗以指示更多数量的成份信号路径，和
/
或在一个或多个末端处具有箭头以指示信息流的方向
。
此类指示不旨在是限制性的
。
相反，线结合一个或多个示例性实施例使用，以促进对电路或逻辑单元的更容易的理解
。
如由设计需要或偏好所规定，任何所表示的信号都可实际包括可在任一方向上行进的一个或多个信号，并可利用任何合适类型的信号方案来实现
。
[0021]贯穿说明书以及在权利要求书中，术语“连接的”意指所连接的物体之间的诸如电气
、
机械
、
或磁性连接之类的无需任何中介设备的直接连接
。
术语“耦合的”意指直接的或间接的连接，诸如所连接的物体之间的直接的电气
、
机械
、
或磁性连接或者通过一个或多个无源或有源中介设备的间接连接
。
术语“电路”或“模块”可以指布置成用于彼此合作以提供期望功能的一个或多个无源和
/
或有源组件
。
术语“信号”可指至少一个电流信号
、
电压信号
、
磁信号
、
或数据
/
时钟信号
。“一
(a/an)”和“该”的含义包括复数引用
。“在
……
中”的含义包括“在
……
中”和“在
……
上”。
[0022]术语“设备”一般可以指根据使用那个术语的上下文的装置
。
例如，设备可以指层或结构的堆叠
、
单个结构或层
、
具有有源和
/
或无源元本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.
一种集成电路，包括：硬件计数器的阵列；以及电路系统，所述电路系统通信地耦合至所述硬件计数器的阵列，所述电路系统用于：利用所述硬件计数器的阵列对于对存储器的一个或多个所选择页的访问计数
。2.
如权利要求1所述的集成电路，其中，所述电路系统进一步用于：将所述硬件计数器的阵列中的所选择计数器与所述一个或多个所选择页的相应页地址相关联
。3.
如权利要求2所述的集成电路，其中，所述电路系统进一步用于：如果来自与页地址相关联的计数器的计数器值达到阈值计数值，则自动提供所述页地址和来自相关联的计数器的计数器值的报告
。4.
如权利要求1所述的集成电路，其中，所述硬件计数器的阵列包括：被组织为硬件计数器的集合相联的阵列的硬件计数器集
。5.
如权利要求4所述的集成电路，其中，所述电路系统进一步用于：管理一个或多个配置寄存器，以存储所选择地址范围信息
、
增量值
、
上限阈值计数值和下限阈值计数值中的一个或多个
。6.
如权利要求5所述的集成电路，其中，所述电路系统进一步用于：确定对所述存储器的访问的页地址是否命中所述硬件计数器集中的条目；并且如果确定是，则对与所述页地址相关联的计数器递增被存储在所述一个或多个配置寄存器中的所述增量值；并且如果来自与所述页地址相关联的计数器的计数器值达到最大阈值，则提供所述页地址和来自相关联的计数器的计数器值的报告
。7.
如权利要求5所述的集成电路，其中，所述电路系统进一步用于：确定对所述存储器的访问的页地址是否在所述硬件计数器集中未命中；并且如果确定是，则向所述页地址分配和初始化空闲计数器；以及如果没有可用的空闲计数器，则基于驱逐策略从所述集合相联的阵列驱逐页地址；并且如果来自与被驱逐页地址相关联的计数器的计数器值超过最小阈值计数值，则提供所述被驱逐页地址和来自相关联的计数器的计数器值的报告
。8.
一种方法，包括：提供硬件计数器的阵列；以及利用所述硬件计数器的阵列对于对存储器的一个或多个所选择页的访问计数
。9.
如权利要求8所述的方法，进一步包括：将所述硬件计数器的阵列中的所选择计数器与所述一个或多个所选择页的相应页地址相关联
。10.
如权利要求9所述的方法，进一步包括：如果来自与页地址相关联的计数器的计数器值达到阈值计数值，则自动提供所述页地址和来自相关联计数器的计数器值的报告
。11.
如权利要求8所述的方法，进一步包括：
将硬件计数器集中的所述硬件计数器的阵列组织为硬件计数器的集合相联的阵列
。12.
如权利要求
11
所述的方法，进一步包括：管理一个或多个配置寄存器，以存储所选择地址范围信息
、
增量值
、
上限阈值计数值和下限阈值计数值中的一个或多个
。13.
如权利要求
12
所述的方法，进一步包括：确定...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：