半导体结构的形成方法技术

一种半导体结构的形成方法，方法包括：以栅极结构的顶部作为停止位置，对高于栅极结构顶部的层间介质材料层进行第一平坦化处理，剩余的层间介质材料层作为层间介质层；对栅极结构和层间介质层进行高度修正处理，使第二区域的栅极结构和层间介质层的高度大于第一区域的栅极结构和层间介质层的高度；去除栅极结构，在层间介质层中形成栅极开口；在栅极开口中形成器件栅极材料层；对器件栅极材料层和层间介质层进行第二平坦化处理，使第一区和第二区域的剩余器件栅极材料层均达到同一目标高度，第二平坦化处理后的剩余器件栅极材料层作为器件栅极结构

【技术实现步骤摘要】
半导体结构的形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法
。

技术介绍

[0002]随着半导体集成电路
(integrated circuit
，
IC)
产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小
、
电路精密度更高
、
电路复杂度更高的方向发展
。
[0003]在集成电路发展过程中，通常功能密度
(
即每一芯片的内连线结构的数量
)
逐渐增加的同时，几何尺寸
(
即利用工艺步骤可以产生的最小元件尺寸
)
逐渐减小，这相应增加了集成电路制造的难度和复杂度
。
[0004]目前，在技术节点不断缩小的情况下，如何提高晶圆中不同区域器件的高度一致性成了一种挑战
。

技术实现思路

[0005]本专利技术实施例解决的问题是提供一种半导体结构的形成方法，提高半导体结构的性能
。
[0006]为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一区域和第二区域，所述基底的顶部形成有栅极结构，所述栅极结构露出的所述基底上形成有层间介质材料层，所述层间介质材料层覆盖所述栅极结构的顶部和侧壁，所述第一区域的栅极结构的宽度小于所述第二区域的栅极结构的宽度；以所述栅极结构的顶部作为停止位置，对高于所述栅极结构顶部的层间介质材料层进行第一平坦化处理，剩余的所述层间介质材料层作为层间介质层，所述层间介质层的顶部与所述栅极结构的顶部相齐平；进行所述第一平坦化处理之后，对所述栅极结构和层间介质层进行高度修正处理，使所述第二区域的栅极结构和层间介质层的高度大于所述第一区域的栅极结构和层间介质层的高度；进行所述高度修正处理之后，去除所述栅极结构，在所述层间介质层中形成栅极开口；在所述栅极开口中形成器件栅极材料层，所述器件栅极材料层还覆盖所述层间介质层的顶部；对所述器件栅极材料层和层间介质层进行第二平坦化处理，使所述第一区和第二区域的剩余器件栅极材料层均达到同一目标高度，所述第二平坦化处理后的剩余器件栅极材料层作为器件栅极结构
。
[0007]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0008]本专利技术实施例提供一种半导体结构的形成方法，对所述栅极结构和层间介质层进行高度修正处理，使所述第二区域的栅极结构和层间介质层的高度大于所述第一区域的栅极结构和层间介质层的高度，即在形成器件栅极结构之前，先对第一区域的栅极结构和层间介质层，以及第二区域的栅极结构和层间介质层进行高度修正处理，使第一区域的栅极结构和第二区域的栅极结构之间产生高度差，由于第一区域的栅极结构的宽度小于所述第二区域的栅极结构的宽度，在后续对所述器件栅极材料层和层间介质层进行第二平坦化处
理的过程中，第一区域中的器件栅极材料层与平坦化设备的接触面积小于第二区域中的器件栅极材料层与平坦化设备的接触面积，使第一区域中的器件栅极材料层的被去除速率小于第二区域器件栅极材料层的被去除速率，因此，高度修正处理获得的高度差能够弥补两个区域之间的被去除速率的差异，有利于在第二平坦化处理的过程中，能够在相同时间内使第二区域的器件栅极材料层的高度与第一区域的器件栅极材料层高度相等，使所述第一区域和第二区域中器件栅极结构的高度均一性和顶面平坦度得到提高，从而提高了所述半导体结构的性能
。
附图说明
[0009]图1至图7是一种半导体结构的形成方法中各步骤对应的结构示意图；
[0010]图8至图
17
是本专利技术半导体结构的制作方法一实施例中各步骤对应的结构示意图
。
具体实施方式
[0011]目前，半导体结构的性能仍有待提高
。
现结合一种半导体结构的形成方法，分析半导体结构性能有待提高的原因
。
图1至图7是一种半导体结构的形成方法中各步骤对应的结构示意图
。
[0012]参考图1，提供基底
10
，所述基底
10
包括第一区域
100a
和第二区域
100b
，所述基底
10
的顶部形成有栅极结构
11
，与所述栅极结构
11
延伸方向相垂直的方向上，所述第一区域
100a
的栅极结构
11
的宽度小于所述第二区域
100b
的栅极结构
11
的宽度，所述栅极结构
11
的顶部和侧壁
、
以及所述栅极结构
11
露出的所述基底
10
上形成有刻蚀停止层
12。
[0013]参考图2，在相邻所述栅极结构
11
之间形成牺牲层
13
，所述牺牲层
13
覆盖所述刻蚀停止层
12
的部分侧壁
。
[0014]参考图3，去除所述牺牲层
13
露出的所述刻蚀停止层
12。
[0015]参考图4，去除所述牺牲层
13
露出的所述刻蚀停止层
12
之后，去除所述牺牲层
13
，在相邻所述栅极结构
11
之间形成层间介质层
15
，所述层间介质层
15
的顶部与所述第一区域
100a
中的刻蚀停止层
12
的顶部相齐平
。
[0016]参考图5，去除所述栅极结构
11
，在所述层间介质层
15
中形成栅极开口
16。
[0017]参考图6，在所述栅极开口
16
中形成器件栅极结构
17。
[0018]参考图7，形成所述器件栅极结构
17
之后，对所述器件栅极结构
17
和层间介质层
15
进行平坦化处理
。
[0019]经研究发现，在对所述器件栅极结构
17
和层间介质层
15
进行平坦化处理之前，由于第一区域
100a
中的器件栅极结构
17
和层间介质层
15
的高度，与所述第二区域
100b
中的器件栅极结构
17
和层间介质层
15
的高度一致，相应的，在对所述器件栅极结构
17
和层间介质层
15
进行平坦化处理对所述器件栅极结构
17
和层间介质层
15
进行平坦化处理的过程中，第一区域
100a
中的器件栅本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括第一区域和第二区域，所述基底的顶部形成有栅极结构，所述栅极结构露出的所述基底上形成有层间介质材料层，所述层间介质材料层覆盖所述栅极结构的顶部和侧壁，所述第一区域的栅极结构的宽度小于所述第二区域的栅极结构的宽度；以所述栅极结构的顶部作为停止位置，对高于所述栅极结构顶部的层间介质材料层进行第一平坦化处理，剩余的所述层间介质材料层作为层间介质层；对所述栅极结构和层间介质层进行高度修正处理，使所述第二区域的栅极结构和层间介质层的高度大于所述第一区域的栅极结构和层间介质层的高度；去除所述栅极结构，在所述层间介质层中形成栅极开口；在所述栅极开口中形成器件栅极材料层，所述器件栅极材料层还覆盖所述层间介质层的顶部；对所述器件栅极材料层和层间介质层进行第二平坦化处理，使所述第一区和第二区域的剩余器件栅极材料层均达到同一目标高度，所述第二平坦化处理后的剩余器件栅极材料层作为器件栅极结构
。2.
如权利要求1所述的半导体结构的形成方法，其特征在于，对所述栅极结构和层间介质层进行高度修正处理的修步骤包括：对所述栅极结构和层间介质层进行第三平坦化处理，所述第一区域栅极结构和层间介质层的被去除速率大于所述第二区域栅极结构和层间介质层的被去除速率
。3.
如权利要求2所述的半导体结构的形成方法，其特征在于，所述第三平坦化处理为化学机械研磨工艺
。4.
如权利要求2所述的半导体结构的形成方法，其特征在于，对所述栅极结构和层间介质层进行第三平坦化处理的步骤中，所述第一区域栅极结构和层间介质层的被去除速率
、
与所述第二区域栅极结构和层间介质层的被去除速率的比值为5：1至2：
1。5.
如权利要求1所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述栅极结构的顶部和侧壁形成有刻蚀停止层，所述刻蚀停止层位于所述栅极结构和所述层间介质层之间；对高于所述栅极结构顶部的层间介质材料层进行第一平坦化处理的步骤中，还对高于所述栅极结构顶部的刻蚀停止层进行第一平坦化处理，剩余的所述刻蚀停止层的顶部与所述栅极结构的顶部相齐平；对所述栅极结构和层间介质层进行高度修正处理的步骤中，还对所述刻蚀停止层进行所述高度修正处理，使所述第二区域的刻蚀停止层的高度大于所述第一区域的刻蚀停止层的高度
。6.
如权利要求5所述的半导体结构的形成方法，其特征在于，对高于所述栅极结构顶部的层间介质材料层进行所述第一平坦化处理之前，还包括：以位于所述栅极结构顶部的刻蚀停止层作为停止位置，对高于所述刻蚀停止层顶面的层间介质材料层进行第四平坦化处理
。7.
如权利要求5所述的半导体结构的形成方法，其特征在于，所述刻蚀停止层的材料包括氮化硅
、
碳化硅
、
碳氮化硅
、
碳氮氧化硅和氮氧化硅中的一种或多种
。8.
如权利要求5所述的半导体结构的形成方法，其特征在于，对所述器件栅极材料层和
层间介质层进...

【专利技术属性】
技术研发人员：章毅，潘越，肖婷婷，荆学珍，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：