一种快速瞬态恢复的数字稳压器电路及其驱动方法技术

本发明专利技术公开了一种快速瞬态恢复的数字稳压器电路及其驱动方法，包括：时钟信号生成模块；动态单限比较器模块，与时钟信号生成模块的输出端电连接，输出第一信号；窗口比较器组模块，输出第二信号；控制信号修正模块，分别与动态单限比较器模块的输出端和窗口比较器组模块的输出端电连接；可变增益移位寄存器模块，分别与控制信号修正模块的输出端和时钟信号生成模块的输出端电连接，输出移位信号；功率管阵列及其驱动电路模块，与可变增益移位寄存器模块的输出端电连接，响应于移位信号，关断或打开功率管阵列中的晶体管；片内负载电容模块，用于将输出电压传输到窗口比较器组模块和动态单限比较器模块

【技术实现步骤摘要】
一种快速瞬态恢复的数字稳压器电路及其驱动方法


[0001]本专利技术属于集成电路
，具体涉及一种快速瞬态恢复的数字稳压器电路及其驱动方法
。

技术介绍

[0002]低压差线性稳压器
(Low Dropout Regulator
，
LDO)
以其具有面积小
、
瞬态响应时间短
、
对过
/
欠冲的抑制能力等，广泛应用于片上系统；
LDO
包括模拟
LDO
和数字
LDO
，其中，模拟
LDO
由于其较高的电源抑制比
、
快速的瞬态响应而被广泛使用，但是随着工艺尺寸和电源电压的降低，如在接近阈值电压时，模拟
LDO
中误差放大器等模块很难发挥其应有的性能；数字
LDO
由于其良好的工艺拓展性，更低的工作电压和更宽的动态范围等优势在低于或者接近阈值的片上系统中广泛应用
。
[0003]相关技术中，数字
LDO
采用比较器取代了误差放大器，对输出电压
VOUT
和参考电压
VREF
进行量化，进而通过数字控制模块控制开关管阵列的导通管数量，达到对输出进行调整的作用，由于开关管工作在线性区和截止区，因而其电压裕度需求很小，即可工作于低的电源电压下
。
尽管如此，数字
LDO
也存在输出纹波大，瞬态恢复慢等缺点，压差一定情况下，数字
LDO
的输出纹波幅度与功率管尺寸成正比，而系统的瞬态恢复与功率管尺寸和工作时钟频率成正比，因此如何在保证输出精度的基础上加快系统的瞬态恢复是数字
LDO
的重要问题所在
。

技术实现思路

[0004]为了解决现有技术中存在的上述问题，本专利技术提供了一种快速瞬态恢复的数字稳压器电路及其驱动方法
。
本专利技术要解决的技术问题通过以下技术方案实现：
[0005]第一方面，本专利技术提供一种快速瞬态恢复的数字稳压器电路，包括：
[0006]时钟信号生成模块，用于生成时钟信号；
[0007]动态单限比较器模块，与时钟信号生成模块的输出端电连接，响应于时钟信号对输出电压和参考电压的大小进行比较，并输出第一信号；
[0008]窗口比较器组模块，与时钟信号生成模块的输出端电连接，响应于时钟信号对输出电压和固定电压的大小进行比较，并输出第二信号；
[0009]控制信号修正模块，分别与动态单限比较器模块的输出端和窗口比较器组模块的输出端电连接，用于对第一信号和第二信号进行修正；
[0010]可变增益移位寄存器模块，分别与控制信号修正模块的输出端和时钟信号生成模块的输出端电连接，响应于修正后的第一信号或修正后的第二信号
、
以及时钟信号，输出移位信号；
[0011]功率管阵列及其驱动电路模块，与可变增益移位寄存器模块的输出端电连接，响应于移位信号，关断或打开功率管阵列中的晶体管；
[0012]片内负载电容模块，与功率管阵列及其驱动电路模块的输出端电连接，片内负载
电容模块的输出端分别与窗口比较器组模块的输入端和动态单限比较器模块的输入端电连接，用于将输出电压传输到窗口比较器组模块和动态单限比较器模块
。
[0013]第二方面，本专利技术还提供一种快速瞬态恢复的数字稳压器电路的驱动方法，包括：
[0014]时钟信号生成模块生成时钟信号，并传输至动态单限比较器模块和窗口比较器组模块；
[0015]动态单限比较器模块响应于时钟信号，对输出电压和参考电压的大小进行比较，并得到第一信号，第一信号传输至控制信号修正模块；
[0016]窗口比较器组模块响应于时钟信号，对输出电压和固定电压的大小进行比较，并得到第二信号，第二信号传输至控制信号修正模块；其中，输出电压
VOUT
为数字稳压器电路的输出电压；
[0017]控制信号修正模块对第一信号和第二信号进行修正，得到修正后的第一信号和修正后的第二信号，并传输至可变增益移位寄存器模块；
[0018]可变增益移位寄存器模块根据修正后的第一信号和修正后的第二信号，得到移位信号，并将移位信号传输至功率管阵列及其驱动电路模块；
[0019]功率管阵列及其驱动电路模块根据移位信号，打开或关闭功率管阵列中的晶体管；
[0020]片内负载电容模块根据功率管阵列中的晶体管的打开或关闭数量，调整输出电压大小
。
[0021]本专利技术的有益效果：
[0022]本专利技术提供的一种快速瞬态恢复的数字稳压器电路及其驱动方法，采用了可变增益移位寄存器和自适应时钟电路作为核心控制方案，当负载发生变化时，系统通过高频率时钟和大增益的移位寄存器，在短短几个高频时钟周期内快速将输出电压向参考电压方向拉回，而在稳态下采用单增益的移位寄存器，保证了输出的精度，具有快的瞬态恢复的优点，在功率管尺寸的选取上很好的缓解了数字瞬态响应速度和输出精度之间的矛盾
。
[0023]以下将结合附图及实施例对本专利技术做进一步详细说明
。
附图说明
[0024]图1是本专利技术实施例提供的快速瞬态恢复的数字稳压器电路的一种结构示意图；
[0025]图2是本专利技术实施例提供的第一控制信号修正模块的一种结构示意图；
[0026]图3是本专利技术实施例提供的第二控制信号修正模块的一种结构示意图；
[0027]图4是本专利技术实施例提供的可变增益移位寄存器的一种工作示意波形图；
[0028]图5是本专利技术实施例提供的第一控制信号修正模块的一种工作流程图；
[0029]图6是本专利技术实施例提供的第二控制信号修正模块的一种工作流程图
。
具体实施方式
[0030]下面结合具体实施例对本专利技术做进一步详细的描述，但本专利技术的实施方式不限于此
。
[0031]针对
技术介绍
中数字
LDO
存在的问题，本专利技术提供一种快速瞬态恢复的数字稳压器电路，采用自适应时钟信号生成模块和可变增益移位寄存器，实现了数字稳压器电路的
快速瞬态响应，减小了输出的欠
/
过冲幅度，并有效缓解了输出纹波和功率管阵列尺寸选取之间的矛盾；本专利技术提供的数字稳压器电路具有结构简单
、
全集成化
、
稳态时低的动态功耗以及瞬态恢复快的优点
。
[0032]请参见图1，图1是本专利技术实施例提供的快速瞬态恢复的数字稳压器电路的一种结构示意图，本专利技术所提供的一种快速瞬态恢复的数字稳压器电路，包括：
[0033]时钟信号生成模块
10
，用于生成时钟信号
CLK/CLKB
；
[0034]动态单限比较器模块
20
，与时钟信号生成模块
10<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种快速瞬态恢复的数字稳压器电路，其特征在于，包括：时钟信号生成模块，用于生成时钟信号；动态单限比较器模块，与所述时钟信号生成模块的输出端电连接，响应于所述时钟信号对输出电压和参考电压的大小进行比较，并输出第一信号；窗口比较器组模块，与所述时钟信号生成模块的输出端电连接，响应于所述时钟信号对输出电压和固定电压的大小进行比较，并输出第二信号；控制信号修正模块，分别与所述动态单限比较器模块的输出端和所述窗口比较器组模块的输出端电连接，用于对所述第一信号和所述第二信号进行修正；可变增益移位寄存器模块，分别与所述控制信号修正模块的输出端和所述时钟信号生成模块的输出端电连接，响应于修正后的第一信号或修正后的第二信号
、
以及所述时钟信号，输出移位信号；功率管阵列及其驱动电路模块，与所述可变增益移位寄存器模块的输出端电连接，响应于所述移位信号，关断或打开所述功率管阵列中的晶体管；片内负载电容模块，与所述功率管阵列及其驱动电路模块的输出端电连接，所述片内负载电容模块的输出端分别与所述窗口比较器组模块的输入端和所述动态单限比较器模块的输入端电连接，用于将所述输出电压传输到所述窗口比较器组模块和所述动态单限比较器模块
。2.
根据权利要求1所述的快速瞬态恢复的数字稳压器电路，其特征在于，所述窗口比较器组模块包括第一比较器
、
第二比较器
、
第三比较器和第四比较器；所述固定电压包括第一电压
、
第二电压
、
第三电压和第四电压；所述第一比较器的第一端与所述片内负载电容模块的输出端电连接，用于接收所述输出电压，所述第一比较器的第二端接收第一电压，所述第一比较器的第三端与所述控制信号修正模块的输入端电连接；所述第一比较器时刻用于比较所述输出电压与所述第一电压的大小，并输出第二子信号一；所述第二比较器的第一端与所述片内负载电容模块的输出端电连接，用于接收所述输出电压，所述第二比较器的第二端接收第二电压，所述第二比较器的第三端与所述控制信号修正模块的输入端电连接，所述第二比较器时刻用于比较所述输出电压与所述第二电压的大小，并输出第二子信号二；所述第三比较器的第一端与所述片内负载电容模块的输出端电连接，用于接收所述输出电压，所述第三比较器的第二端接收第三电压，所述第三比较器的第三端与所述控制信号修正模块的输入端电连接，所述第三比较器的第四端与所述时钟信号生成模块的输出端电连接，用于接收所述时钟信号；所述第三比较器响应于所述时钟信号对所述输出电压和所述第三电压的大小进行比较，并输出第二子信号三；所述第四比较器的第一端与所述片内负载电容模块的输出端电连接，用于接收所述输出电压，所述第四比较器的第二端接收第四电压，所述第四比较器的第三端与所述控制信号修正模块的输入端电连接，所述第四比较器的第四端与所述时钟信号生成模块的输出端电连接，用于接收所述时钟信号；所述第四比较器响应于所述时钟信号对所述输出电压和所述第四电压的大小进行比较，并输出第二子信号四
。3.
根据权利要求1所述的快速瞬态恢复的数字稳压器电路，其特征在于，所述动态单限
比较器模块包括第五比较器，所述第五比较器的第一端与所述片内负载电容模块的输出端电连接，用于接收所述输出电压，所述第五比较器的第二端接收参考电压，所述第五比较器的第三端与所述控制信号修正模块的输入端电连接，所述第五比较器的第四端与所述时钟信号生成模块的输出端电连接，用于接收所述时钟信号；所述第五比较器响应于所述时钟信号对所述输出电压和所述参考电压的大小进行比较，并输出第一信号
。4.
根据权利要求1所述的快速瞬态恢复的数字稳压器电路，其特征在于，所述控制信号修正模块包括第一控制信号修正模块和第二控制信号修正模块；所述第一控制信号修正模块的输入端分别与所述动态单限比较器模块的输出端和所述窗口比较器组模块的输出端电连接，所述第一控制信号修正模块的输出端与所述第二控制信号修正模块的输入端电连接，所述第一控制信号修正模块的输出端还与所述可变增益移位寄存器模块的输入端电连接；所述第二控制信号修正模块的输入端还与所述时钟信号生成模块的输出端电连接，所述第二控制信号修正模块的输出端与所述可变增益移位寄存器模块的输入端电连接；所述第一控制信号修正模块用于产生第一处理信号和第二处理信号，并对所述第一信号进行修正，所述第二控制信号修正模块用于对所述第一处理信号和所述第二处理信号进行修正
。5.
根据权利要求4所述的快速瞬态恢复的数字稳压器电路，其特征在于，所述第一控制信号修正模块包括第一或门
、
第二或门
、
第三或门
、
第四或门和第一或非门；所述第一或门的输入端分别与所述第一比较器的第三端和所述第二比较器的第三端电连接，用于接收所述第二子信号一和所述第二子信号二，所述第一或门的输出端输出第一处理信号；所述第二或门的输入端分别与所述第三比较器的第三...

【专利技术属性】
技术研发人员：励勇远，李柱梁，陈俊英，过伟，朱光前，钱利波，朱樟明，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：