用于Ｄ／Ａ转换器的校正电路制造技术

本发明专利技术提供了一种用于Ｄ／Ａ转换器的校正电路，包括：恒流源，其连接在用于向Ｄ／Ａ转换器提供电源电压的高电位和低电位电源线之间；以及电流控制器，其适合于根据输入Ｄ／Ａ转换器的输入数字信号控制流向恒流源的电流，从而在输入Ｄ／Ａ转换器的输入数字信号变化时，减小从高电位电源线分别经过Ｄ／Ａ转换器和恒流源流向低电位电源线的电流的总和的变化。

【技术实现步骤摘要】

本专利技术涉及校正电路，该校正电路对在D/A转换器的输入/输出特性中造成的非 线性失真进行校正。
技术介绍
图4是示出传统电压相加型D/A转换器10的配置的电路图。如图4所示，电压相 加型D/A转换器10由电压生成器11和电压相加单元12来配置，其中电压生成器11产生 分别对应于输入数字信号的DO到D7比特位的值的电压，而电压相加单元12生成通过将电 压生成器11生成的各电压相加而获得的输出信号OUT。在图示的示例之中，由8个反相器 N0-N7来配置电压生成器11，通过将输入数字信号的DO到D7比特位进行电平反转来产生 这些反相器的输出。在电压相加单元12中，电阻器Ri0-Ri7的一端分别连接到反相器NO 到N7的输出端，而另一端共同连接到电阻器Rl的一端。在示例之中，电阻器Ri0-Ri7具有 相同的电阻12R，该电阻要远低于电阻器Rl的电阻，而反相器N0-N7的输出电阻要远低于 电阻器Ri0-Ri7的电阻。电阻器Rl的另一端连接到运算放大器13的反相输入端(负输入 端)，而非反相输入端(正输入端)固定为基准电平Vref。在电压相加型D/A转换器10的 电源电压是VCC的情况下，例如，基准电平Vref是VCC/2。电阻器R2连接在运算放大器13 的输出端和反相输入端之间，而运算放大器13的输出信号是电压相加型D/A转换器10的 输出信号OUT。当输入数字信号的D0-D7比特位中的高电平比特位的数量是η时，则反相器N0-N7 使8个电阻器Ri0-Ri7中的η个电阻器的一端为低电平(OV)，而(8_η)个电阻器的一端为 高电平(VCC)。在电阻器Rl的电阻远高于电阻器Ri0-Ri7的电阻的情形中，仅有很小的电 路流过电阻器R1。所以，例如，在比特位D0-D3是低电平，电阻器Ri0-Ri3的一端连接到电 源VCC，比特位D4-D7是高电平，电阻器Ri4-Ri7的一端接地(η = 4状态)的情形下，从电 源VCC流向4个并联的电阻器Ri0-Ri3的各电流就像它们流过四个并联的电阻器Ri4-Ri7 一样。所以，电阻器Ri0-Ri7和电阻器Rl的共同连接点的电压Vl与比特位D0-D7中的高 电平比特位的数量η成比例，如以下表达式所示Vl = VCC{12R/(8-η)}/{(12R/(8-η))+(12R/n)}= VCC · η/8(1)由电阻器R1、R2和运算放大器13配置的乘法器用因子-R2/R1乘以电压VI，并将 结果设置为输出信号OUT。如以上描述的，根据电压相加型D/A转换器10，输出信号OUT的 电压与输入数字信号的比特位D0-D7中的高电平比特位的数量η成比例，且可以表示为9 个标度。这类电压相加型D/A转换器在例如JP-2008-236010A的图5中公开。在上述的传统电压相加型D/A转换器10中，将电源电压VCC提供给电压相加型D/ A转换器10的高电位和低电位电源线15、16分别具有线电阻Rp、Rn。在传统电压相加型D/ A转换器10中，根据输入数字信号的比特位D0-D7的内容，流过线电阻Rp、Rn的各电流也 彼此不同。以下将对此具体描述。首先，图5A到5C显示了在输入数字信号的各比特位的值有各种变化的情况下，图 4中电阻器R1的输入侧的等效电路。在图5A中，输入数字信号的比特位D0-D7均为低电 平，在图5B中，输入数字信号的比特位D0-D7均为高电平。在这些示例中，电阻器RiO-Ri7 连接在电源VCC侧的线电阻Rp和电阻器R1之间或者接地侧的线电阻Rn和电阻器R1之 间。所以，没有电流流过电阻器Ri0-Ri7，也没有电流流过线电阻Rp、Rn。与此相反，如图 5C所示，在比特位D0-D3是低电平、而比特位D4-D7是高电平的情况下，并联的4个电阻器 Ri0-Ri3(电阻12R/4 = 3R)连接在电源VCC侧的线电阻Rp和电阻器R1之间，而并联的4 个电阻器Ri4-Ri7(电阻12R/4 = 3R)连接在接地侧的线电阻Rn和电阻器R1之间。所以， VCC/ (6R)的电流流过线电阻Rp、Rn。尽管省略了图示，但是在比特位D0-D7中的高电平比特位的数量n不是4的情况 下，流过线电阻Rp、Rn的电流I根据数量n而变化。具体而言，数量n、线电阻Rp和电阻器 R1之间电阻器的电阻Ra、线电阻Rn和和电阻器R1之间电阻器的电阻Rb、以及流过线电阻 Rp、Rn的电流I之间的关系如下表所示。<table>table see original document page 4</column></row><table> 如以上描述的，在传统电压相加型D/A转换器10中，流过高电位电源线15的线电 阻Rp和低电位电源线16的线电阻Rn的电流I根据输入数字信号的比特位D0-D7的内容 而变化，因此，经由高电位和低电位电源线15、16施加到电压生成器11上的电源电压也根 据输入数字信号的比特位D0-D7的内容而变化。在传统电压相加型D/A转换器10中，在高 电位电源线15的线电阻Rp和低电位电源线16的线电阻Rn为高的情况下，存在输出信号 OUT相对于输入数字信号的线性度劣化的问题。
技术实现思路
鉴于以上描述的情况，提出了本专利技术。本专利技术的目的是提供校正电路，该校正电路 可以改善因电源线的线电阻的压降引起的D/A转换器的线性度的劣化。本专利技术的一方面提供了用于D/A转换器的校正电路，包括恒流源，其连接在用于 向D/A转换器提供电源电压的高电位和低电位电源线之间；以及电流控制器，其适合于根 据输入D/A转换器的输入数字信号控制流向所述恒流源的电流，从而在输入所述D/A转换 器的所述输入数字信号变化时，减小从高电位电源线分别经过所述D/A转换器和所述恒流 源流向低电位电源线的电流的总和的变化。在所述校正电路中，所述电流控制器可以控制流向所述恒流源的电流，以使得流 向低电位电源的各电流的总和变得恒定。在所述校正电路中，所述电流控制器可以控制流向所述恒流源的电流，以使得流 向低电位电源的各电流的总和变得与以特定数量的输入数字信号的高电平比特位流过所 述D/A转换器的电流相同。本专利技术的另一方面提供了组合电路，包括D/A转换器和校正电路，该校正电路包 括恒流源，连接在用于向所述D/A转换器提供电源电压的高电位和低电位电源线之间；以 及电流控制器，该电流控制器适合于根据输入所述D/A转换器的输入数字信号来控制流向 所述恒流源的电流。根据本专利技术，减小了根据输入数字信号在高电位和低电位电源线的线电阻中所产 生的压降变化，并可以减小高电位和低电位电源线之间的电源电压的变化，从而能够改善 了 D/A转换器的线性度。附图说明在附图中图1是显示根据本专利技术实施例的D/A转换器的校正电路配置的电路图；图2A-2C是图示上述实施例中控制流向恒流源的电流的方法的图示；图3是图示根据上述实施例的修改的D/A转换器的校正电路和DEM解码器配置的 电路图；图4是显示电压相加型D/A转换器的传统配置示例的图示；图5A-5C是图示在电压相加型D/A转换器的高电位和低电位电源线中造成的压降 的图示。具体实施例方式以下，将参照附图描述本专利技术的实施例。图1是显示根据本专利技术实施例的D/A转换器的校正电路20本文档来自技高网...

【技术保护点】
一种用于Ｄ／Ａ转换器的校正电路，包括：恒流源，连接在用于将电源电压提供给Ｄ／Ａ转换器的高电位和低电位电源线之间；以及电流控制器，适合于根据输入所述Ｄ／Ａ转换器的输入数字信号，控制流向所述恒流源的电流，从而在输入所述Ｄ／Ａ转换器的所述输入数字信号变化时，减小从所述高电位电源线分别经由所述Ｄ／Ａ转换器和所述恒流源流向所述低电位电源线的各电流的总和的变化。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：安井彰司，
申请(专利权)人：雅马哈株式会社，
类型：发明
国别省市：JP[日本]