一种基于光电存算一体单元的写入装置及其方法制造方法及图纸

本发明专利技术公开了一种基于光电存算一体单元的写入装置及其方法。该装置包括缓存模块、数据处理模块、配置模块、阵列单元控制模块、光电存算一体单元阵列、读出模块、异常中断模块和全局控制模块；缓存模块分别与数据处理模块、异常中断模块和全局控制模块相连，数据处理模块分别与缓存模块、配置模块、读出模块和全局控制模块相连，配置模块分别与数据处理模块、阵列单元控制模块、异常中断模块和全局控制模块相连，阵列单元控制模块分别与配置模块、全局控制模块和光电存算一体单元阵列相连，读出模块分别与数据处理模块、全局控制模块和光电存算一体单元阵列相连。本发明专利技术可以实现数据的高效写入，精简配置环节，降低数据写入误差。降低数据写入误差。降低数据写入误差。

【技术实现步骤摘要】
一种基于光电存算一体单元的写入装置及其方法


[0001]本专利技术涉及一种基于光电存算一体单元的写入装置及其方法，属于超大规模集成电路的数字信号处理领域和光电探测领域。

技术介绍

[0002]存算一体器件是一种可以独立运算或者与目前电子计算技术相结合来进行运算的计算器件，其存储单元可以参与逻辑计算。存算一体技术可以消除传统冯诺依曼架构中存储功能与运算功能分离所产生的数据搬移延迟和功耗，可以成百上千倍的提高计算效率，降低成本，打破存储墙，具有十分广泛的应用。
[0003]2009年南京大学传感与成像技术中心基于N型浮栅晶体管在处于存在衬偏的强反型条件下衬底电场对耗尽区内光生电子的加速注入作用，成功实现了标准CMOS工艺下仅使用单一器件即可完成全部感光
‑
读取
‑
选址和复位功能的像素结构，极大的提升了像素的占空比和像素进一步缩小的潜力，实现了传感器技术的新突破。
[0004]上述光电存算一体器件依旧存在一定的弊端，光输入时间与权值数据呈不规律的非线性关系，因此无法保证一次光输入后器件内输入的数据，因此为确保精度，只能每次仅写入一个很短的步长，在写入后立即将其读出校验其数值以确保存储过程的准确性。因此需要不停地循环光输入
‑
校验
‑
光输入
‑
校验这个过程以完成一个阵列单元的数据配置工作，再加上光输入过程中某些非理想因素如器件存在故障、输入数据过曝等，一个阵列的配置过程势必会消耗大量的时间。因此，如何提高阵列的配置效率、缩短写入时间，并将上述若干非理想因素考虑在内是一个亟待解决的重要难题。

技术实现思路

[0005]为了缩短光电存算一体单元实际写入所需的时间，精简配置环节，降低器件写入带来的误差，提高阵列的配置效率，本专利技术提供一种基于光电存算一体单元的写入装置及其方法。
[0006]本专利技术装置采用的技术方案如下：
[0007]一种基于光电存算一体单元的写入装置，包括缓存模块、数据处理模块、配置模块、阵列单元控制模块、光电存算一体单元阵列、读出模块、异常中断模块和全局控制模块；所述缓存模块分别与数据处理模块、异常中断模块和全局控制模块相连，所述数据处理模块分别与缓存模块、配置模块、读出模块和全局控制模块相连，所述配置模块分别与数据处理模块、阵列单元控制模块、异常中断模块和全局控制模块相连，所述阵列单元控制模块分别与配置模块、全局控制模块和光电存算一体单元阵列相连，所述读出模块分别与数据处理模块、全局控制模块和光电存算一体单元阵列相连。
[0008]进一步地，所述缓存模块用于接收上位机发送的待写入数据；在接收到异常中断模块传入的中断异常信息后向上位机进行反馈。
[0009]进一步地，所述数据处理模块共具有四个功能：
[0010](1)处理由缓存模块输入的待写入数据信息，生成数据矩阵中全零列数据的列地址和其余零值的地址；
[0011](2)判断待写入的光电存算一体单元阵列的行数与列数的大小关系，根据该大小关系决定后续非零列零值和非零值的输入方式，即采用按行输入还是按列输入的方式进行；
[0012](3)将读出模块读出的光电存算一体单元阵列当前的权值数据与缓存模块输入的待写入数据进行比较，校验权值的写入是否处于达标状态；
[0013](4)将功能(1)所述的全零列数据列地址和其余零值地址、功能(2)所述的输入方式以及除零值外的待写入数据、配置行地址这一系列信息输入到配置模块中。
[0014]进一步地，配置模块接收数据处理模块发送的一系列信息，根据当前所处模式控制数据的配置；所述配置模块的内部模式分为待机模式、输入模式、校验模式和擦除模式，其中输入模式下分为三个状态，分别为全零列零值输入状态、非全零列零值输入状态和非零权值输入状态，这三个状态依次顺序执行；配置模块会将当前配置模式及输入状态发送给全局控制模块，用于整个装置的全局控制。
[0015]进一步地，阵列单元控制模块接收全局控制模块传入的当前配置模式，在四个不同的模式下产生不同的控制信息控制光电存算一体单元；所述阵列单元控制模块内部引入曝光时间步长自适应机制，在输入模式下，将权值与输入时长的不规则曲线分段线性近似，将每行每步的曝光时间步长优化到适用范围内的最大值。
[0016]进一步地，读出模块在接收到全局控制模块传入的当前配置模式为校验模式时，读出光电存算一体单元阵列当前的权值，并将权值传输到数据处理模块中进行处理。
[0017]进一步地，异常中断模块内含计数器用于对配置模块中的输入、校验循环次数进行计数，当输入、校验步骤的循环次数达到某个系统设置的上限时，此时异常中断模块触发中断机制，并从配置模块中读出达到该上限的光电存算一体单元的地址，并将中断信号和定位地址反馈至缓存模块当中。
[0018]进一步地，全局控制模块接收由配置模块及缓存模块传入的当前配置模式与输入状态，并根据所处模式控制各个模块的执行状态。
[0019]本专利技术还提供所述基于光电存算一体单元的写入装置的使用方法，具体步骤包括：
[0020](1)假设光电存算一体单元阵列整体为m
×
n的行列交错阵列结构，其中，m代表阵列的行数，n代表阵列的列数，缓存模块接收上位机传入的矩阵数据，并将其传输至数据处理模块；
[0021](2)数据处理模块接收到缓存模块传入的数据后，首先比较m和n的大小，用于判断待写入的光电存算一体单元阵列的行数与列数的大小关系，若m>n，后续非零列零值和非零值的输入则采用按列输入的方式进行；若m<n，后续非零列零值和非零值的输入则采用按行输入的方式进行；
[0022]接着数据处理模块对矩阵进行处理，生成矩阵中全零列数据的列地址和非全零列零值的地址，与矩阵中其余非零值的数值、地址一起传输至配置模块；
[0023](3)配置模块在没有接收到数据处理模块的信号前保持待机模式，内部的寄存器全部复位清零，在接收到数据处理模块传入的数据后，进入输入模式的全零列输入状态，并
将此模式状态发送至全局控制模块进而控制整个装置；
[0024]在输入模式的全零列输入状态下，配置模块将数据处理模块中输入的全零列列地址信息存入行打光标签寄存器中，该行打光标签寄存器的大小为n
×
1bit，用于标签第1到第n列是否为全零列，并将行打光标签信息传入阵列单元控制模块；
[0025](4)阵列单元控制模块接收到全局控制模块传入的当前模式及状态信息为输入模式的全零列输入状态，并结合配置模块输入的打光标签信息，生成对应的控制光电存算一体单元的控制信息，控制光电存算一体单元阵列，完成阵列全零列的输入；
[0026](5)在完成阵列全零列输入后，配置模块进入下一个状态，即输入模式的非全零列零值输入状态，此时全局控制模块的模式状态也随之更新；
[0027]在输入模式的非全零列零值输入状态下，配置模块根据数据处理模块中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于光电存算一体单元的写入装置，其特征在于，包括缓存模块、数据处理模块、配置模块、阵列单元控制模块、光电存算一体单元阵列、读出模块、异常中断模块和全局控制模块；所述缓存模块分别与数据处理模块、异常中断模块和全局控制模块相连，所述数据处理模块分别与缓存模块、配置模块、读出模块和全局控制模块相连，所述配置模块分别与数据处理模块、阵列单元控制模块、异常中断模块和全局控制模块相连，所述阵列单元控制模块分别与配置模块、全局控制模块和光电存算一体单元阵列相连，所述读出模块分别与数据处理模块、全局控制模块和光电存算一体单元阵列相连。2.根据权利要求1所述的一种基于光电存算一体单元的写入装置，其特征在于，所述缓存模块用于接收上位机发送的待写入数据；在接收到异常中断模块传入的中断异常信息后向上位机进行反馈。3.根据权利要求1所述的一种基于光电存算一体单元的写入装置，其特征在于，所述数据处理模块共具有四个功能：(1)处理由缓存模块输入的待写入数据信息，生成数据矩阵中全零列数据的列地址和其余零值的地址；(2)判断待写入的光电存算一体单元阵列的行数与列数的大小关系，根据该大小关系决定后续非零列零值和非零值的输入方式，即采用按行输入还是按列输入的方式进行；(3)将读出模块读出的光电存算一体单元阵列当前的权值数据与缓存模块输入的待写入数据进行比较，校验权值的写入是否处于达标状态；(4)将功能(1)所述的全零列数据列地址和其余零值地址、功能(2)所述的输入方式以及除零值外的待写入数据、配置行地址这一系列信息输入到配置模块中。4.根据权利要求1所述的一种基于光电存算一体单元的写入装置，其特征在于，配置模块接收数据处理模块发送的一系列信息，根据当前所处模式控制数据的配置；所述配置模块的内部模式分为待机模式、输入模式、校验模式和擦除模式，其中输入模式下分为三个状态，分别为全零列零值输入状态、非全零列零值输入状态和非零权值输入状态，这三个状态依次顺序执行；配置模块会将当前配置模式及输入状态发送给全局控制模块，用于整个装置的全局控制。5.根据权利要求4所述的一种基于光电存算一体单元的写入装置，其特征在于，阵列单元控制模块接收全局控制模块传入的当前配置模式，在四个不同的模式下产生不同的控制信息控制光电存算一体单元；所述阵列单元控制模块内部引入曝光时间步长自适应机制，在输入模式下，将权值与输入时长的不规则曲线分段线性近似，将每行每步的曝光时间步长优化到适用范围内的最大值。6.根据权利要求4所述的一种基于光电存算一体单元的写入装置，其特征在于，读出模块在接收到全局控制模块传入的当前配置模式为校验模式时，读出光电存算一体单元阵列当前的权值，并将权值传输到数据处理模块中进行处理。7.根据权利要求1所述的一种基于光电存算一体单元的写入装置，其特征在于，异常中断模块内含计数器用于对配置模块中的输入、校验循环次数进行计数，当输入、校验步骤的循环次数达到某个系统设置的上限时，此时异常中断模块触发中断机制，并从配置模块中读出达到该上限的光电存算一体单元的地址，并将中断信号和定位地址反馈至缓存模块当
中。8.根据权利要求1所述的一种基于光电存算一体单元的写入装置，其特征在于，全局控制模块接收由配置模块及缓存模块传入的当前配置模式与输入状态，并根据所处模式控制各个模块的执行状态。9.如权利要求1
‑
8任一所述一种基于光电存算一体单元的写入装置的使用方法，其特征在于，具体步骤包括：(1)假设光电存算一体单元阵列整体为m
×
n的行列交错阵列结构，其中，m代表阵列的行数，n代表阵列的列数，缓存模块接收上位机传入的矩阵数据，并将其传输至数据处理模块；(2)数据处理模块接收到缓存模块传入的数据后，首先比较m和n的大小，用于判断待写入的光电存算一体单元阵列的行数与列数的大小关系，若m>n，后续非零列零值和非零值的输入则采用按列输入的方式进行；若m<n，后续非零列零值和非零值的输入则采用按行输入的方式进行；接着数据处理模块对矩阵进行处理，生成矩阵中全零列数据的列地址和非全零列零值的地址，与矩阵中其余非零值的数值、地址一起传输至配置模块；(3)配置模块在没有接收到数据处理模块的信号前保持待机模式，内部的寄存器全部复位清零，在接收到数据处理模块传入的数据后，进入输入模式的全零列输入状态，并将此模式状态发送至全局控制模块进而控制整个装置；在输入模式的全零列输入状态下，配置模块将数据处理模块中输入的全零列列地址信息存入行打光标签寄存器中，该行打光标签寄存器的大小为n
×
1bit，用于标签第1到第n列是否为全零列，并将行打光标...

【专利技术属性】
技术研发人员：王宇宣，傅玉洁，梅正宇，李楠，崔展豪，张博书，潘红兵，
申请(专利权)人：南京大学，
类型：发明
国别省市：