半导体装置制造方法及图纸

本发明专利技术公开一种半导体装置，包括：半导体基板，具有电路区域和围绕该电路区域的密封环区域；第一介电层，设置于该密封环区域上方，其中该第一介电层具有第一介电常数；第二介电层，配置于该半导体基板与该第一介电层之间，其中该第二介电层具有低于该第一介电常数的第二介电常数；以及导电密封环结构，设置于该密封环区域，该导电密封环结构包括：第一密封环部分，嵌入该第一介电层，该第一密封环部分包括周期性不连续排列的第一图案。第一密封环部分包括不连续排列的第一图案，可以减少对电路区域的射频性能的负面影响，第一介电层具有第一介电常数，因此本发明专利技术可以在保护半导体装置的内部的同时，还可以减少对射频性能的负面影响。影响。影响。

【技术实现步骤摘要】
半导体装置


[0001]本专利技术涉及半导体
，尤其涉及一种半导体装置。

技术介绍

[0002]密封环(seal ring)通常形成于划线(scribe line)与晶圆(wafer)的每个晶粒的集成电路周边(外围)区域之间，由介电层和金属层交替层叠(laminating)组成，密封环通过穿过介电层的通孔进行互连(形成)。当沿着划线执行晶圆切割工艺(dicing process)时，密封环可以阻挡划线中因晶圆切割工艺的应力而产生的集成电路的不需要的裂纹(开裂)。然而，传统的密封环会降低其射频(RF，radio frequency)性能。
[0003]因此，需要一种具有改进的射频性能的新型密封环结构。

技术实现思路

[0004]有鉴于此，本专利技术提供一种半导体装置，以解决上述问题。
[0005]根据本专利技术的第一方面，公开一种半导体装置，包括：
[0006]半导体基板，具有电路区域和围绕该电路区域的密封环区域；
[0007]第一介电层，设置于该密封环区域上方，其中该第一介电层具有第一介电常数；
[0008]第二介电层，配置于该半导体基板与该第一介电层之间，其中该第二介电层具有低于该第一介电常数的第二介电常数；以及
[0009]导电密封环结构，设置于该密封环区域，该导电密封环结构包括：
[0010]第一密封环部分，嵌入该第一介电层，该第一密封环部分包括周期性不连续排列的第一图案。
[0011]根据本专利技术的第二方面，公开一种半导体装置，包括：
[0012]半导体基板，具有电路区域和围绕该电路区域的密封环区域；
[0013]第一介电层，设置于该密封环区域上方，其中该第一介电层具有第一介电常数；
[0014]第二介电层，配置于该半导体基板与该第一介电层之间，其中该第二介电层具有低于该第一介电常数的第二介电常数；
[0015]第一密封环部分，设置在该密封环区域中并嵌入该第一介电层中，其中在俯视图中，该第一密封环部分包括第一不连续图案；以及
[0016]第二密封环部分，设置于该密封环区域内并且嵌入该第二介电层中，其中在俯视图中，该第二密封环部分包括至少一个第二连续图案。
[0017]根据本专利技术的第三方面，公开一种半导体装置，包括：
[0018]半导体基板，具有电路区域和围绕该电路区域的密封环区域；
[0019]第一介电层，设置于该密封环区域上方，其中该第一介电层具有第一介电常数；
[0020]第一密封环部分，设置于该密封环区域内并嵌入该第一介电层中，其中该第一密封环部分包括周期性排列的第一间断图案；以及
[0021]第二密封环部分，设置在该密封环区域中并且位于该第一介电层和该半导体基板
之间，其中该第二密封环部分包括至少一个闭环图案。
[0022]本专利技术的半导体装置由于包括：半导体基板，具有电路区域和围绕该电路区域的密封环区域；第一介电层，设置于该密封环区域上方，其中该第一介电层具有第一介电常数；第二介电层，配置于该半导体基板与该第一介电层之间，其中该第二介电层具有低于该第一介电常数的第二介电常数；以及导电密封环结构，设置于该密封环区域，该导电密封环结构包括：第一密封环部分，嵌入该第一介电层，该第一密封环部分包括周期性不连续排列的第一图案。采用这种方式，第一密封环部分包括不连续排列的第一图案，因此可以减少对电路区域的射频性能的负面影响，并且第一介电层具有第一介电常数，第一介电层可以帮助阻挡或帮助减少水和离子污染物等杂质进入到半导体装置的内部；因此本专利技术的上述方案可以在保护半导体装置的内部的同时，还可以减少对射频性能的负面影响。
附图说明
[0023]图1是根据本专利技术的一些实施例的半导体装置的俯视图；
[0024]图2是根据本专利技术的一些实施例的沿图1中的线A
‑
A'示出的半导体装置的剖视图；
[0025]图3A和图3B是根据本专利技术的一些实施例的图1和图2中的半导体装置的放大图，示出了密封环结构的第一密封环部分和第二密封环部分的布局；
[0026]图4是根据本专利技术的一些实施例的图1和图2中的半导体装置的放大图，示出了密封环结构的第二密封环部分的布局；
[0027]图5是根据本专利技术的一些实施例的沿图1中的线A
‑
A'示出的半导体装置的剖视图；
[0028]图6是根据本专利技术的一些实施例的图1和图5中的半导体装置的放大图，示出了密封环结构的第二密封环部分的布局；
[0029]图7是根据本专利技术的一些实施例的沿图1中的线A
‑
A'所示的半导体装置的剖视图；
[0030]图8是根据本专利技术的一些实施例的图1和图7中的半导体装置的放大图，示出了密封环结构的第二密封环部分的布局；
[0031]图9是根据本专利技术的一些实施例的沿图1中的线A
‑
A'所示的半导体装置的剖视图；
[0032]图10是根据本专利技术的一些实施例的图1和图9中的半导体装置的放大图，示出了密封环结构的第二密封环部分的布局；
[0033]图11是根据本专利技术的一些实施例的沿图1中的线A
‑
A'截取的半导体装置的剖视图；以及
[0034]图12是根据本专利技术的一些实施例的图1和图11中的半导体装置的放大图，示出了密封环结构的第二密封环部分的布局。
具体实施方式
[0035]在下面对本专利技术的实施例的详细描述中，参考了附图，这些附图构成了本专利技术的一部分，并且在附图中通过图示的方式示出了可以实践本专利技术的特定的优选实施例。对这些实施例进行了足够详细的描述，以使本领域技术人员能够实践它们，并且应当理解，在不脱离本专利技术的精神和范围的情况下，可以利用其他实施例，并且可以进行机械，结构和程序上的改变。本专利技术。因此，以下详细描述不应被理解为限制性的，并且本专利技术的实施例的范围仅由所附权利要求限定。
[0036]将理解的是，尽管术语“第一”、“第二”、“第三”、“主要”、“次要”等在本文中可用于描述各种组件、组件、区域、层和/或部分，但是这些组件、组件、区域、这些层和/或部分不应受到这些术语的限制。这些术语仅用于区分一个组件、组件、区域、层或部分与另一区域、层或部分。因此，在不脱离本专利技术构思的教导的情况下，下面讨论的第一或主要组件、组件、区域、层或部分可以称为第二或次要组件、组件、区域、层或部分。
[0037]此外，为了便于描述，本文中可以使用诸如“在...下方”、“在...之下”、“在...下”、“在...上方”、“在...之上”之类的空间相对术语，以便于描述一个组件或特征与之的关系。如图所示的另一组件或特征。除了在图中描述的方位之外，空间相对术语还意图涵盖设备在使用或运行中的不同方位。该设备可以以其他方式定向(旋转90度或以其他定向)，并且在此使用的空间相对描述语可以同样地被相应地解释。另外，还将理解的是，当“层”被称为在两层“之间”时，它可以是两层之本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于，包括：半导体基板，具有电路区域和围绕该电路区域的密封环区域；第一介电层，设置于该密封环区域上方，其中该第一介电层具有第一介电常数；第二介电层，配置于该半导体基板与该第一介电层之间，其中该第二介电层具有低于该第一介电常数的第二介电常数；以及导电密封环结构，设置于该密封环区域，该导电密封环结构包括：第一密封环部分，嵌入该第一介电层，该第一密封环部分包括周期性不连续排列的第一图案。2.如权利要求1所述的半导体装置，其特征在于，该第一密封环部分包括：第一内环部分，围绕该电路区域；以及第一外环部分，围该绕第一内环部分，其中该第一内环部分与该第一外环部分的该第一图案相互平行并且沿该密封环区域交错排列。3.如权利要求2所述的半导体装置，其特征在于，该导电密封环结构还包括：第二密封环部分，设置在该第一密封环部分的正下方并且嵌入该第二介电层中。4.如权利要求3所述的半导体装置，其特征在于，该第二密封环部分包括：第二内环图案，围绕该电路区域；以及第二外环图案，围绕该第二内环图案，其中该第二内环图案和该第二外环图案中的每一个具有穿过该密封环区域的第一宽度和第二宽度，其中该第一宽度不同于该第二宽度。5.如权利要求4所述的半导体装置，其特征在于，该第二内环图案与该第二外环图案分别包括：第一区域，具有该第一宽度；以及第二区域，与该第一区域交替排列并连接至该第一区域，其中该第二区域具有该第二宽度。6.如权利要求5所述的半导体装置，其特征在于，该第一区域沿该密封环区域具有第一长度，该第二区域沿该密封环区域具有第二长度，该第一长度为不同于该第二长度。7.如权利要求4所述的半导体装置，其特征在于，该第二内环图案和该第二外环图案分别具有沿该密封环区域延伸的线性边缘和齿状边缘。8.如权利要求7所述的半导体装置，其特征在于，该第二内环图案的线性边缘靠近该第二外环图案的线性边缘。9.如权利要求3所述的半导体装置，其特征在于，该第二密封环部分包括：第二内环图案，围绕该电路区域；以及第二外环图案，围绕该第二内环图案，其中该第二内环图案与该第二外环图案具有相同的宽度。10.如权利要求3所述的半导体装置，其特征在于，该第二密封环部分包括周期性不连续排列的第二图案，其中，该第二密封环部分包括：第二内环部分，围绕该电路区域；以及第二外环部分，围绕该第二内环部分，该第二内环部分与第二外环部分的第二图案彼此平行且沿该密封环区域交错排列。11.如权利要求10所述的半导体装置，其特征在于，还包括：
介电密封环结构，设置于该密封环区域，该介电密封环结构穿过该第二介电层但不穿过该第一介电层。12.如权利要求11所述的半导体装置，其特征在于，该介电密封环结构包括：介电柱，从该第一介电层延伸至该半导体基板，其中该介电柱是该第一介电层的一部分；以及介电内衬层，围绕该介电柱并与该半导体基板接触。13.如权利要求12所述的半导体装置，其特征在于，该介电密封环结构围绕该第二外环部分。14.如权利要求12所述的半导体装置，其特征在于，该介电密封环结构由该第二内环部分包围。15.如权利要求12所述的半导体装置，其特征在于，该第二外...

【专利技术属性】
技术研发人员：陈艺夫，段志刚，
申请(专利权)人：联发科技新加坡私人有限公司，
类型：发明
国别省市：