移位寄存器单元及其驱动方法、栅极驱动电路、显示装置制造方法及图纸

提供了一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，属于显示技术领域。其中，输入电路能够响应于第一时钟信号，控制第一节点和第二节点的电位；输出控制电路能够在第一节点的电位控制下，控制第一时钟端与第二节点的通断，控制第三电源端与第一节点的通断；输出电路能够在第二节点的电位控制下，控制第二电源端与级联的第一输出端的通断，控制第一电源端与驱动像素的第二输出端的通断；能够在第一节点的电位控制下，控制第二时钟端与第一输出端的通断，控制第三时钟端与第二输出端的通断。如此，可以通过灵活设置各端提供的信号，在使输出电路分别向两个输出端可靠输出所需电位的信号，还使得第一节点的电位确保输出电路可靠输出。出电路可靠输出。出电路可靠输出。

【技术实现步骤摘要】
移位寄存器单元及其驱动方法、栅极驱动电路、显示装置


[0001]本公开涉及显示
，特别涉及一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置。

技术介绍

[0002]栅极驱动电路，也称阵列基板行驱动(gate drive on array，GOA)电路通常包括级联的多个GOA单元(也称移位寄存器单元)。多个GOA单元与显示装置中的多行像素耦接，以对多行像素进行扫描驱动，使得显示装置显示图像。
[0003]相关技术中，GOA单元一般包括：输入电路和输出电路，输入电路又包括多级子电路。输入电路中的多级子电路分别与多个输入信号端和输出节点耦接，并用于基于多个输入信号端提供的信号，控制该输出节点的电位。输出电路分别与该输出节点和输出端耦接，并用于基于该输出节点的电位，向输出端传输输出信号。其中，输出信号包括时钟信号和恒定电位的电源信号。
[0004]但是，受各部分电路中晶体管的充放电延时影响，输入电路控制输出节点电位的稳定性较差，造成输出电路无法基于输出节点的电位向输出端可靠传输输出信号。相关技术中GOA单元的输出稳定性较差。

技术实现思路

[0005]提供了一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，可以解决相关技术中GOA单元的输出稳定性较差的问题。所述技术方案如下：
[0006]一方面，提供了一种移位寄存器单元，所述移位寄存器单元包括：
[0007]输入电路，分别与第一时钟端、第一电源端、起始信号端、第一节点和第二节点耦接，用于响应于所述第一时钟端提供的第一时钟信号，控制所述起始信号端与所述第一节点的通断，且控制所述第一电源端与所述第二节点的通断；
[0008]输出控制电路，分别与所述第一节点、所述第二节点、所述第一时钟端、第二时钟端、第二电源端和第三电源端耦接，用于响应于所述第一节点的电位，控制所述第一时钟端与所述第二节点的通断，且控制所述第三电源端与所述第一节点的通断，以及用于响应于所述第二节点的电位和所述第二时钟端提供的第二时钟信号，控制所述第二电源端与所述第一节点的通断；
[0009]输出电路，分别与所述第一节点、所述第二节点、所述第二时钟端、所述第一电源端、所述第二电源端、第三时钟端、第一输出端和第二输出端耦接，用于响应于所述第一节点的电位，控制所述第二时钟端与所述第一输出端的通断，且控制所述第三时钟端与所述第二输出端的通断，以及用于响应于所述第二节点的电位，控制所述第二电源端与所述第一输出端的通断，且控制所述第一电源端与所述第二输出端的通断；所述第一输出端用于与所述移位寄存器单元级联的下一级移位寄存器单元耦接，所述第二输出端用于与像素耦接。
[0010]可选的，所述输出电路包括：
[0011]第一输出子电路，分别与所述第一节点、所述第二节点、所述第二时钟端、所述第二电源端和所述第一输出端耦接，用于响应于所述第一节点的电位，控制所述第二时钟端与所述第一输出端的通断，以及用于响应于所述第二节点的电位，控制所述第二电源端与所述第一输出端的通断；
[0012]第二输出子电路，分别与所述第一节点、所述第二节点、所述第三时钟端、所述第一电源端和所述第二输出端耦接，用于响应于所述第一节点的电位，控制所述第三时钟端与所述第二输出端的通断，以及用于响应于所述第二节点的电位，控制所述第一电源端与所述第二输出端的通断。
[0013]可选的，所述输出控制电路包括：
[0014]第一控制子电路，分别与所述第一节点和所述第三电源端耦接，用于响应于所述第一节点的电位，控制所述第三电源端与所述第一节点的通断；
[0015]第二控制子电路，分别与所述第一节点、所述第一时钟端和所述第二节点耦接，用于响应于所述第一节点的电位，控制所述第一时钟端与所述第二节点的通断；
[0016]第三控制子电路，分别与所述第二节点、所述第二时钟端、所述第二电源端和所述第一节点耦接，用于响应于所述第二节点的电位和所述第二时钟信号，控制所述第二电源端与所述第一节点的通断。
[0017]可选的，所述输入电路包括：
[0018]第一输入子电路，分别与所述第一时钟端、所述起始信号端和所述第一节点耦接，用于响应于所述第一时钟信号，控制所述起始信号端与所述第一节点的通断；
[0019]第二输入子电路，分别与所述第一时钟端、所述第一电源端和所述第二节点耦接，用于响应于所述第一时钟信号，控制所述第一电源端与所述第二节点的通断。
[0020]可选的，所述输出电路包括：第一输出子电路和第二输出子电路；所述输出控制电路包括：第一控制子电路、第二控制子电路和第三控制子电路；所述第一节点包括：第一子节点和第二子节点；所述移位寄存器单元还包括：
[0021]稳压电路，分别与所述第一电源端、所述第一子节点和所述第二子节点耦接，用于响应于所述第一电源端提供的第一电源信号，控制所述第一子节点与所述第二子节点导通；
[0022]并且，所述第一输出子电路与所述第一节点中的第二子节点耦接，用于响应于所述第二子节点的电位，控制所述第二时钟端与所述第一输出端的通断；所述第二输出子电路与所述第一节点中的第一子节点耦接，用于响应于所述第一子节点的电位，控制所述第三时钟端与所述第二输出端的通断；
[0023]所述第一控制子电路分别与所述第一节点中的第一子节点和第二子节点耦接，并用于响应于所述第二子节点的电位，控制所述第三电源端与所述第一子节点的通断；所述第二控制子电路和第三控制子电路均与所述第一节点中的第一子节点耦接，所述第二控制子电路用于响应于所述第一子节点的电位，控制所述第一时钟端与所述第二节点的通断，所述第三控制子电路用于响应于所述第二节点的电位和所述第二时钟信号，控制所述第二电源端与所述第一子节点的通断；
[0024]所述第一输入子电路与所述第一节点中的第一子节点耦接，并用于响应于所述第
一时钟信号，控制所述起始信号端与所述第一子节点的通断。
[0025]可选的，所述第一节点还包括：第三子节点；所述稳压电路还与所述第三子节点耦接，还用于响应于所述第一电源信号，控制所述第一子节点与所述第三子节点导通；
[0026]所述第二输出子电路与所述第一节点中的第三子节点耦接，用于响应于所述第三子节点的电位，控制所述第三时钟端与所述第二输出端的通断。
[0027]可选的，所述稳压电路包括：
[0028]第一稳压子电路，分别与所述第一电源端、所述第一子节点和所述第二子节点耦接，用于响应于所述第一电源信号，控制所述第一子节点与所述第二子节点导通；
[0029]第二稳压子电路，分别与所述第一电源端、所述第一子节点和所述第三子节点耦接，用于响应于所述第一电源信号，控制所述第一子节点与所述第三子节点导通。
[0030]可选的，所述第一稳压子电路包括：第一晶体管；所述第二稳压子电路包括：第二晶体管；
[0031]其中，所述第一晶体管的栅极和所述第二晶体管的栅极均与所述第一电源端耦接，所述第一晶体管本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：输入电路，分别与第一时钟端、第一电源端、起始信号端、第一节点和第二节点耦接，用于响应于所述第一时钟端提供的第一时钟信号，控制所述起始信号端与所述第一节点的通断，且控制所述第一电源端与所述第二节点的通断；输出控制电路，分别与所述第一节点、所述第二节点、所述第一时钟端、第二时钟端、第二电源端和第三电源端耦接，用于响应于所述第一节点的电位，控制所述第一时钟端与所述第二节点的通断，且控制所述第三电源端与所述第一节点的通断，以及用于响应于所述第二节点的电位和所述第二时钟端提供的第二时钟信号，控制所述第二电源端与所述第一节点的通断；输出电路，分别与所述第一节点、所述第二节点、所述第二时钟端、所述第一电源端、所述第二电源端、第三时钟端、第一输出端和第二输出端耦接，用于响应于所述第一节点的电位，控制所述第二时钟端与所述第一输出端的通断，且控制所述第三时钟端与所述第二输出端的通断，以及用于响应于所述第二节点的电位，控制所述第二电源端与所述第一输出端的通断，且控制所述第一电源端与所述第二输出端的通断；所述第一输出端用于与所述移位寄存器单元级联的下一级移位寄存器单元耦接，所述第二输出端用于与像素耦接。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述输出电路包括：第一输出子电路，分别与所述第一节点、所述第二节点、所述第二时钟端、所述第二电源端和所述第一输出端耦接，用于响应于所述第一节点的电位，控制所述第二时钟端与所述第一输出端的通断，以及用于响应于所述第二节点的电位，控制所述第二电源端与所述第一输出端的通断；第二输出子电路，分别与所述第一节点、所述第二节点、所述第三时钟端、所述第一电源端和所述第二输出端耦接，用于响应于所述第一节点的电位，控制所述第三时钟端与所述第二输出端的通断，以及用于响应于所述第二节点的电位，控制所述第一电源端与所述第二输出端的通断。3.根据权利要求1所述的移位寄存器单元，其特征在于，所述输出控制电路包括：第一控制子电路，分别与所述第一节点和所述第三电源端耦接，用于响应于所述第一节点的电位，控制所述第三电源端与所述第一节点的通断；第二控制子电路，分别与所述第一节点、所述第一时钟端和所述第二节点耦接，用于响应于所述第一节点的电位，控制所述第一时钟端与所述第二节点的通断；第三控制子电路，分别与所述第二节点、所述第二时钟端、所述第二电源端和所述第一节点耦接，用于响应于所述第二节点的电位和所述第二时钟信号，控制所述第二电源端与所述第一节点的通断。4.根据权利要求1至3任一所述的移位寄存器单元，其特征在于，所述输入电路包括：第一输入子电路，分别与所述第一时钟端、所述起始信号端和所述第一节点耦接，用于响应于所述第一时钟信号，控制所述起始信号端与所述第一节点的通断；第二输入子电路，分别与所述第一时钟端、所述第一电源端和所述第二节点耦接，用于响应于所述第一时钟信号，控制所述第一电源端与所述第二节点的通断。5.根据权利要求4所述的移位寄存器单元，其特征在于，所述输出电路包括：第一输出子电路和第二输出子电路；所述输出控制电路包括：第一控制子电路、第二控制子电路和第
三控制子电路；所述第一节点包括：第一子节点和第二子节点；所述移位寄存器单元还包括：稳压电路，分别与所述第一电源端、所述第一子节点和所述第二子节点耦接，用于响应于所述第一电源端提供的第一电源信号，控制所述第一子节点与所述第二子节点导通；并且，所述第一输出子电路与所述第一节点中的第二子节点耦接，用于响应于所述第二子节点的电位，控制所述第二时钟端与所述第一输出端的通断；所述第二输出子电路与所述第一节点中的第一子节点耦接，用于响应于所述第一子节点的电位，控制所述第三时钟端与所述第二输出端的通断；所述第一控制子电路分别与所述第一节点中的第一子节点和第二子节点耦接，并用于响应于所述第二子节点的电位，控制所述第三电源端与所述第一子节点的通断；所述第二控制子电路和第三控制子电路均与所述第一节点中的第一子节点耦接，所述第二控制子电路用于响应于所述第一子节点的电位，控制所述第一时钟端与所述第二节点的通断，所述第三控制子电路用于响应于所述第二节点的电位和所述第二时钟信号，控制所述第二电源端与所述第一子节点的通断；所述第一输入子电路与所述第一节点中的第一子节点耦接，并用于响应于所述第一时钟信号，控制所述起始信号端与所述第一子节点的通断。6.根据权利要求5所述的移位寄存器单元，其特征在于，所述第一节点还包括：第三子节点；所述稳压电路还与所述第三子节点耦接，还用于响应于所述第一电源信号，控制所述第一子节点与所述第三子节点导通；所述第二输出子电路与所述第一节点中的第三子节点耦接，用于响应于所述第三子节点的电位，控制所述第三时钟端与所述第二输出端的通断。7.根据权利要求6所述的移位寄存器单元，其特征在于，所述稳压电路包括：第一稳压子电路，分别与所述第一电源端、所述第一子节点和所述第二子节点耦接，用于响应于所述第一电源信号，控制所述第一子节点与所述第二子节点导通；第二稳压子电路，分别与所述第一电源端、所述第一子节点和所述第三子节点耦接，用于响应于所述第一电源信号，控制所述第一子节点与所述第三子节点导通。8.根据权利要求7...

【专利技术属性】
技术研发人员：都蒙蒙，黄耀，董向丹，刘庭良，
申请(专利权)人：成都京东方光电科技有限公司，
类型：发明
国别省市：