源极驱动电路、显示装置和像素充电控制方法制造方法及图纸

本发明专利技术提供一种源极驱动电路、显示装置和像素充电控制方法。源极驱动电路包括：锁存电路，输入端与数据信号端连接，用于对数据信号端提供的目标帧的数据信号生成锁存信号；预锁存电路，输入端与数据信号端连接，用于根据目标帧的下一帧数据信号生成预锁存信号；预锁存控制电路，与预锁存电路连接，用于控制预锁存信号的输出状态；多路选择电路，具有多个输入端，锁存电路的输出端和预锁存电路的输入端分别与多路选择电路的不同输入端连接，多路选择电路用于选择并输出锁存信号和预锁存信号中的一者。本发明专利技术实施例通过设置预锁存电路，能够通过预锁存电路针对下一帧图像的数据信号对像素电路进行预充电，能够降低像素电路源极充电不足的可能性。充电不足的可能性。充电不足的可能性。

【技术实现步骤摘要】
源极驱动电路、显示装置和像素充电控制方法


[0001]本专利技术实施例涉及显示
，尤其涉及一种源极驱动电路、显示装置和像素充电控制方法。

技术介绍

[0002]随着显示技术的发展，各种实现高分辨率、高刷新率的新技术层出不穷，然而随着这些技术的应用，然而过高的分辨率和刷新率会导致显示面部的像素的充电时间缩短，可能会存在充电时间不足引起显示异常的问题。

技术实现思路

[0003]本专利技术实施例提供一种源极驱动电路、显示装置和像素充电控制方法，以解决像素充电时间不足可能引起显示异常的问题。
[0004]为解决上述问题，本专利技术是这样实现的：
[0005]第一方面，本专利技术实施例提供了一种源极驱动电路，包括：
[0006]锁存电路，输入端与数据信号端连接，用于对所述数据信号端提供的目标帧的数据信号生成锁存信号；
[0007]预锁存电路，输入端与所述数据信号端连接，用于根据所述目标帧的下一帧数据信号生成预锁存信号；
[0008]预锁存控制电路，与所述预锁存电路连接，用于控制所述预锁存信号的输出状态；
[0009]多路选择电路，具有多个输入端，所述锁存电路的输出端和所述预锁存电路的输入端分别与所述多路选择电路的不同输入端连接，所述多路选择电路用于选择并输出所述锁存信号和所述预锁存信号中的一者。
[0010]在其中一些实施例中，所述源极驱动电路还包括：
[0011]解码电路，所述解码电路的输入端与所述多路选择电路的输出端连接，所述解码电路用于解码所述多路选择电路的输出信号；
[0012]放大电路，所述放大电路的输入端与所述解码电路的输出端连接，所述，用于放大所述解码电路的输出信号；
[0013]输出控制电路，所述输出控制电路的输入端与所述放大电路的输出端连接，所述输出控制电路的输出端用于与像素驱动电路连接。
[0014]在其中一些实施例中，所述输出控制电路包括串联设置的输出焊盘和输出控制子电路。
[0015]第二方面，本专利技术实施例提供了一种显示装置，包括第一方面中任一项所述的源极驱动电路。
[0016]第三方面，本专利技术实施例提供了一种像素充电控制方法，应用于第二方面所述的显示装置，所述方法包括：
[0017]在非预充电状态下，控制所述多路选择电路选择所述锁存电路的锁存信号作为输
入信号；
[0018]在预充电状态下，控制所述多路选择电路选择所述预锁存电路的预锁存信号作为输入信号。
[0019]在其中一些实施例中，所述控制所述多路选择电路选择所述预锁存电路的预锁存信号作为输入信号，包括：
[0020]控制所述锁存信号为高电平，控制所述预锁存信号为低电平；以及
[0021]通过所述预锁存控制电路控制所述预锁存信号为低电平的持续时长。
[0022]在其中一些实施例中，所述控制所述多路选择电路选择所述预锁存电路的预锁存信号作为输入信号，包括：
[0023]在刷新帧和保持帧的门廊区，控制所述锁存信号为高电平，控制所述预锁存信号为低电平。
[0024]在其中一些实施例中，所述方法还包括：
[0025]控制输出焊盘和输出控制子电路的控制端处于低电平。
[0026]在其中一些实施例中，所述控制所述多路选择电路选择所述锁存电路的锁存信号作为输入信号，包括：
[0027]控制所述锁存信号为低电平，以及
[0028]控制所述预锁存信号为高电平。
[0029]第四方面，本专利技术实施例提供了一种显示装置，配置为实现第三方面中任一项所述的像素充电控制方法。
[0030]本专利技术实施例通过设置预锁存电路，该预锁存电路能够根据目标帧的下一帧数据信号生成预锁存信号，并在显示目标帧图像的时候，为像素电路的源极进行预充电，以确保显示目标帧的下一帧图像时，像素电路的源极能够充分充电，有助于降低由于高刷新率等因素导致的像素电路充电不足而对显示效果造成的不利影响。
附图说明
[0031]为了更清楚地说明本专利技术实施例的技术方案，下面将对本专利技术实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0032]图1是本专利技术实施例中源极驱动电路的结构示意图；
[0033]图2是本专利技术实施例中源极驱动电路的又一结构示意图；
[0034]图3是本专利技术实施例中像素充电控制方法的流程示意图；
[0035]图4是本专利技术实施例中信号处理流程示意图；
[0036]图5是本专利技术实施例中的时序图；
[0037]图6是本专利技术实施例中的又一时序图；
[0038]图7是本专利技术实施例中像素电路的电路图；
[0039]图8是本专利技术实施例中又一时序图。
具体实施方式
[0040]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0041]本专利技术实施例中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。此外，本申请中使用“和/或”表示所连接对象的至少其中之一，例如A和/或B和/或C，表示包含单独A，单独B，单独C，以及A和B都存在，B和C都存在，A和C都存在，以及A、B和C都存在的7种情况。
[0042]本专利技术实施例提供了一种源极驱动电路以及应用该源极驱动电路的显示装置。
[0043]如图1和图2所示，在其中一个实施例中，源极驱动电路包括锁存电路10、预锁存电路20、预锁存控制电路30和多路选择电路30。
[0044]锁存电路10和预锁存电路20的输入端均与数据信号端连接，以获取输入的数据信号。
[0045]锁存电路10和预锁存电路20本身的结构可以参考相关技术中锁存电路10的设置方式，本实施例中不对其结构做具体限定和描述。
[0046]锁存电路10用于对数据信号端提供的目标帧的数据信号生成锁存信号，预锁存电路20则用于根据目标帧的下一帧数据信号生成预锁存信号。
[0047]预锁存控制电路30与预锁存电路20连接，该预锁存控制电路30用于控制预锁存信号的输出状态，在其中一个实施例中，该预锁存控制电路30可以包括寄存器，实施时，通过寄存器控制预锁存电路20的输出时长等输出状态。
[0048]可以理解的是，由于预锁存电路20用于生成对像素电路的源极本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种源极驱动电路，其特征在于，包括：锁存电路，输入端与数据信号端连接，用于对所述数据信号端提供的目标帧的数据信号生成锁存信号；预锁存电路，输入端与所述数据信号端连接，用于根据所述目标帧的下一帧数据信号生成预锁存信号；预锁存控制电路，与所述预锁存电路连接，用于控制所述预锁存信号的输出状态；多路选择电路，具有多个输入端，所述锁存电路的输出端和所述预锁存电路的输入端分别与所述多路选择电路的不同输入端连接，所述多路选择电路用于选择并输出所述锁存信号和所述预锁存信号中的一者。2.如权利要求1所述的源极驱动电路，其特征在于，所述源极驱动电路还包括：解码电路，所述解码电路的输入端与所述多路选择电路的输出端连接，所述解码电路用于解码所述多路选择电路的输出信号；放大电路，所述放大电路的输入端与所述解码电路的输出端连接，所述，用于放大所述解码电路的输出信号；输出控制电路，所述输出控制电路的输入端与所述放大电路的输出端连接，所述输出控制电路的输出端用于与像素驱动电路连接。3.如权利要求2所述的源极驱动电路，其特征在于，所述输出控制电路包括串联设置的输出焊盘和输出控制子电路。4.一种显示装置，其特征在于，包括权利要求1至3中任一项所述的源极驱动电路。5.一种像素充电控制方法，其特征在于...

【专利技术属性】
技术研发人员：张陆，胡元洲，李健，何雨谦，侯帅，
申请(专利权)人：成都京东方光电科技有限公司，
类型：发明
国别省市：