基于制造技术

本发明专利技术是一种基于

【技术实现步骤摘要】
基于FPGA的卫星5G大动态高速传输实时接收及时间同步方法及系统


[0001]本专利技术属于无线通信
，涉及新一代移动数据通信服务，具体涉及一种基于
FPGA(
现场可编程逻辑门阵列
)
的卫星
5G
大动态高速传输实时接收及时间同步方法及系统，应用于星地传输链路中
。

技术介绍

[0002]星地融合的卫星通信已成为信息传输和通信的重要方式，同时传统地面蜂窝网络的用户和接入设备经历了爆炸性的增长
。
地面通信网络具有微秒级的传输时延，但是需要大规模部署基站设备，而卫星通信网络可以实现广域覆盖但存在较大的传输时延
。
基于地面通信网络和卫星通信网络的限制和优势，卫星通信与地面
5G
及其演进技术的相互补充与融合是未来移动通信系统的发展方向
。
在无线通信系统中，基于离散傅里叶变换的扩频正交频分复用
(DFT
‑
S
‑
OFDM)
技术作为一种重要的多载波调制技术被广泛应用
。
它通过将完整的信道划分为若干个相互正交的子信道，将多路数据分别调制到各子信道上并行传输
。
子载波间的相互正交性，使得相较于传统的频分复用
(FDM)
技术，正交频分复用
(OFDM)
的频谱利用率很高
。
同时
OFDM
划分出的子信道内部相对平坦，可以有效化解频率选择性衰落带来的影响
。
但是当在某个时刻多个或者所有子载波在同一个方向上进行叠加时，会导致系统峰值功率达到极大值，进而产生较大的功率峰均比
(Peak
‑
to
‑
Average Power Ratio,PAPR)
，降低射频放大器的功率效率
。
在
LTE
系统中，
DFT
‑
S
‑
OFDM
可以有效解决
OFDM
峰均功率比的问题，所以经常应用在对发射功率敏感的通信链路中
。
[0003]低卫星轨道
LEO
的典型轨道高度约为
400km
‑
2000km
，往返传输时延可达十几毫秒，地球静止轨道
GEO
的轨道高度约为
36000km
，往返传输时延可达数百毫秒，远大于地面
5G
系统的毫秒级时延要求
。
同时卫星通过波束成形的方式在某一范围内形成若干大小相同的点波束，在每一个波束覆盖的区域内，距离卫星较近的终端和距离卫星较远的终端之间的存在较大的往返时延差，地面
5G
系统的随机接入序列无法满足卫星上行接入和同步需求
。
大的传输时延和时延差会增加卫星与
5G
系统在协议层面融合的难度，同时也会对星地链路同步的性能产生影响
。
在地面移动通信系统中可支持的用户最大移动速度为
500km/h
，所对应的典型场景是高速铁路
。
在卫星移动通信系统中，由于低轨卫星轨道速度可达
7.5km/s
左右，构成了卫星通信系统区别于地面移动通信系统的主要特征之一，大动态
。
大动态具体表现为大的多普勒频偏和大的频偏变化率
。
因此，在星地传输链路中，存在大时延和大频偏的问题，会带来更大的
SFO(
符号定时偏差
)
和
CTO(
载波频率偏差
)
，使得定时同步困难，严重影响星地链路的传输质量和通信质量
。

技术实现思路

[0004]为了解决上述星地传输链路中存在的大时延和大频偏的问题，本专利技术从
DFT
‑
S
‑
OFDM
技术出发，提供了一种基于
FPGA
的卫星
5G
大动态高速传输实时接收及时间同步方法及
系统，通过实时接收缓存数据和基于循环前缀
(CP)
的时间同步架构设计，适用于
DFT
‑
S
‑
OFDM
系统，能有效抑制大时延和大频偏对通信质量的影响
。
[0005]本专利技术提出的基于
FPGA
的卫星
5G
大动态高速传输的实时接收及时间同步方法，每传输半帧信号需要进行一次时间同步，该方法包括：
[0006]步骤1，星地传输链路的接收端在接收到数据信号和使能信号后，先将数据通过异步
FIFO(
先进先出
)
，再存储在
DDR3
存储模块中；
[0007]步骤2，接收端设置时间同步模块，时间同步模块从
DDR3
中取数据，先通过异步
FIFO
存入
RAM(
随机存取存储器
)
中；时间同步模块中的
CP(
循环前缀
)
模块从
RAM
中取数据，采用多符号合并的方式计算符号起始点，并将计算结果送入时间同步模块的
PSS(
主同步信号
)
模块；
PSS
模块根据符号起始点获取每个符号有用信息，将每个符号有用信息与已知的
PSS
序列进行相关值计算，对应最大相关值的符号起始点是半帧信号的起始点；
[0008]步骤3，去
CP
模块根据使能信号和计算结果从
DDR3
存储模块依次取数据，并去除数据信号中的循环前缀，将结果输出至后级模块进行解调操作
。
[0009]所述的步骤1中，在接收端的
DDR3
存储模块中开辟两个半帧信号长度的数据缓冲区，采用乒乓机制对接收到的数据进行实时缓存
。
另外，在所述数据缓冲区后还加有一个子帧长度的数据缓冲区，保证半帧数据信号的完整性
。
[0010]相应的，本专利技术提供的基于
FPGA
的卫星
5G
大动态高速传输的实时接收及时间同步系统包括实时接收模块
、
时间同步模块及去
CP
模块；
[0011]当星地传输链路的接收端在接收到数据信号和使能信号后，输入实时接收模块，实时接收模块将数据通过异步
FIFO
后，存储在
DDR3
存储模块中；
[0012]时间同步模块包含
CP
模块
、PSS
模块和总控模块；时间同步模块从
DDR3
中取数据，先通过异步
FIFO
存入
RAM<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种基于
FPGA
的卫星
5G
大动态高速传输实时接收及时间同步方法，其特征在于，包括如下步骤：步骤1，星地传输链路的接收端在接收到数据信号和使能信号后，先将数据通过异步
FIFO
，再存储在
DDR3
存储模块中；步骤2，接收端设置时间同步模块，时间同步模块从
DDR3
中取数据，先通过异步
FIFO
存入
RAM
中；时间同步模块中的
CP
模块从
RAM
中取数据，采用多符号合并的方式计算符号起始位置，并将计算结果送入时间同步模块的
PSS
模块；
PSS
模块根据符号起始位置获取每个符号有用信息，将每个符号有用信息与已知的
PSS
序列进行相关值计算，对应最大相关值的符号起始位置是半帧信号的起始点；步骤3，去
CP
模块根据使能信号和计算结果从
DDR3
存储模块依次取数据，并去除数据信号中的循环前缀，将结果输出至后级模块进行解调操作；其中，
FIFO
表示先进先出，
FPGA
表示现场可编程逻辑门阵列，
RAM
表示随机存取存储器，
CP
表示循环前缀，
PSS
表示主同步信号
。2.
根据权利要求1所述的方法，其特征在于，所述的步骤1中，在接收端的
DDR3
存储模块中开辟两个半帧信号长度的数据缓冲区，采用乒乓机制对接收到的数据进行实时缓存；在所述数据缓冲区后还加一个子帧长度的数据缓冲区
。3.
根据权利要求1所述的方法，其特征在于，所述的步骤2中，
CP
模块执行：
(11)
假设当前符号起始位置，确定当前滑动窗起始点；
(12)
从
RAM
中读取两个符号对应的滑动窗口数据，对前后两个滑动窗口数据进行共轭相乘以及求和运算获得相关性值；
(13)
遍历后续符号，按照
(12)
方式计算多个相邻符号的相关性值，求取在当前符号起始位置下计算的所有相关性值的平均值，作为当前符号起始位置的相关性结果；
(14)
将符号起始位置后移一个采样点，进行滑动窗滑动，执行上述
(12)
和
(13)
，得到当前符号起始位置的相关性结果；
(15)
计算滑动窗在滑动范围内的所有假设符号起始位置的相关性结果；
(16)
选出相关性结果最大时对应的符号起始位置，输出给
PSS
模块
。4.
根据权利要求1或3所述的方法，其特征在于，所述的步骤2中，时间同步模块中还设置总控模块，总控模块设置滑动窗的长度固定为
CP
长度，缓存
CP
模块的符号起始位置并调整滑动窗的滑动范围；总控模块设置滑动窗的滑动范围是：第一个符号起始位置对应的滑动窗的滑动范围为第一个符号的长度和
CP
长度之和；其余符号起始位置对应的滑动窗的滑动范围，是以前一个符号起始位置加一个符号的长度和
CP
长度之和为中心，左右各取
40
个采样点的范围；总控模块在得到
CP
模块发来的符号起始位置后，给出下一个符号起始位置对应的滑动窗的滑动范围
。5.
根据权利要求1或3所述的方法，其特征在于，所述的步骤2中，
PSS
模块接收到
CP
模块输出的符号起始位置后，计算每个符号有用信息的起始值，从
RAM
中读取每个符号有用信息；
PSS
模块调用
FFTIP
核，将符号有用信息由时域转化为频域；
PSS
模块从参考
PSS
存储模块中载入已知的
PSS
序列，
PSS
序列与符号有用信息的长度一致，将
PSS
序列与每个符号有用信息的频域数据进行共轭相乘并求和，计算相关值，将最大相关值对应的符号的起始位置作为半帧信号的起始点；
...

【专利技术属性】
技术研发人员：蔡松淞，王程，胡佳琪，赵晓燕，王卫东，
申请(专利权)人：北京邮电大学，
类型：发明
国别省市：