一种时间可调型上电复位电路制造技术

本实用新型专利技术公开了一种时间可调型上电复位电路，属于上电复位电路技术领域，包括运放电路、偏置电路、检测电路、延迟选择电路、反相器、施密特触发器和使能模块。通过上述方式，本实用新型专利技术可以实现当开关管N

【技术实现步骤摘要】
一种时间可调型上电复位电路


[0001]本技术涉及上电复位电路
，具体涉及一种时间可调型上电复位电路。

技术介绍

[0002]上电复位电路(Power
‑
On
‑
Reset,POR)是指上电压从无到有在复位信号(RESET)处会先处于高电平一段时间，然后由于该点通过电阻接地，则RESET该点的电平会逐渐的改变为低电平，从而使得单片机复位口电平从1转到0，达到给单片机(Microcontroller Unit，MCU)复位功能的一种复位方式。由于单片机需要严格的按照时序运行，这就要求MCU设计相应的电路能够合理控制低压差线性稳压器(Low Drop Out，LDO)在整个时序种启动的时间节点，所以POR应运而生。
[0003]传统的上电复位电路充电时间就是复位时间，延时时间不可选，在实时交互过程中很容易造成芯片不能自动复位，影响系统的正常工作
[0004]基于此，本技术设计了一种时间可调型上电复位电路以解决上述问题。

技术实现思路

[0005]针对现有技术所存在的上述缺点，本技术提供了一种时间可调型上电复位电路。
[0006]为实现以上目的，本技术通过以下技术方案予以实现：
[0007]一种时间可调型上电复位电路，包括运放电路、偏置电路、检测电路、延迟选择电路、反相器(Phase Inverter，INV)、施密特触发器和使能模块。
[0008]更进一步的，所述运放电路包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第三NMOS管N3、第四NMOS管N4和第五NMOS管N5；其中，第一PMOS管P1的源极与电源VDD连接，第一PMOS管P1的漏极接入使能模块，第一PMOS管P1的栅极与第二PMOS管P2、第五PMOS管P5和反相器连接；第二PMOS管P2的源极与电源VDD连接，第二PMOS管P2的漏极与第三PMOS管P3和第四PMOS管P4连接，第二PMOS管P2的栅极与第一PMOS管P1的栅极连接；第三PMOS管P3的源极与第二PMOS管P2的漏极连接，第三PMOS管的P3的漏极与第三NMOS管N3和第四NMOS管N4连接，第三PMOS管P3的栅极与基准电压Vref连接；第四PMOS管P4的源极与第二PMOS管P2的漏极连接，第四PMOS管P4的漏极与第四NMOS管N4连接，第四PMOS管P4的栅极与延迟选择电路连接；第五PMOS管P5的源极与电源VDD连接，第五PMOS管P5的漏极与第五NMOS管N5和反相器(INV)连接，第五PMOS管P5的栅极与第一PMOS管P1的漏极和栅极、第二PMOS管P2的栅极和反相器连接；第三NMOS管N3的源极接地端GND连接，第三NMOS管N3的漏极和栅极与第三PMOS管P3的漏极连接；第四NMOS管N4的源极与接地端GND连接，第四NMOS管N4的漏极与第四PMOS管P4的漏极和第五NMOS管连接，第四NMOS管N4的栅极与第三NMOS管N3的栅极和第三PMOS管P3的漏极连接；第五NMOS管N5的源极与接地端GND连接，第五NMOS管N5的漏极与第五PMOS管P5的漏极和反相器连接，第五NMOS管N5的栅极与第四NMOS管N4的漏极和
连接，第十NMOS管N
10
的漏极与第九PMOS管P9连接的接线与第三反相器INV3连接；第十一NMOS管N
11
的源极与接地端GND连接，第十一NMOS管N
11
的漏极与第十NMOS管N
10
的源极连接；第十二NMOS管N
12
的源极与第十一NMOS管N
11
的漏极和第十NMOS管N
10
的源极的接线连接，第十二NMOS管N
12
的漏极空接；第七PMOS管P7、第九PMOS管P9、第十NMOS管N
10
和第十一NMOS管N
11
的各栅极与反相器中的第八NMOS管N8和第八PMOS管P8的各漏极连接。
[0014]更进一步的，所述使能模块包括第一使能端EN1和第二使能端EN2；第一使能端EN1与第一交流接触器N
c1
的栅极、第一与非门NOR1的一个输入端和第一与门AND1的一个输入端连接；第二使能端EN2与第二交流接触器N
c2
的栅极和第二与门AND2的一个输入端连接。
[0015]有益效果
[0016]当电路开始上电的时候，本设计的检测点为TEST
5V
点电位即高压LDO的输出电压，该电压是顺着55V电源电压逐步上升的。第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5和第六电阻R6对该点电位进行分压并与带隙基准的参考电压做比较，当达到电路的预先设计好的检测点时即当V
G.P4
大于V
REF
时运放输出电位翻转，翻转信号通过施密特触发器和反相器整形后输出一个理想的方波信号用来控制开关管切换LDO的工作状态；同时，V
G.P4
的输入信号可以通过使能模块控制N
c1
或N
c2
导通这两种V
G.P4
电位相差一个第二电阻R2对TEST
5V
点电位分压；
[0017]本技术可以实现当N
c1
导通N
c2
关闭时，电阻分压较高先上升至V
REF
快即复位时间较短，当N
c1
关闭N
c2
导通时，电阻分压较低先上升至V
REF
慢即复位时间较长，即当V
G.P4
大于V
REF
之前为复位状态V
G.P4
；当大于V
REF
之后为上电状态LDO正常工作。实现了对上电复位电路延时时间可调整的电路设计结果，可以实现上电复位模块为LDO提供两种不同的复位时间选择分别为164μs和100μs，可以满足一些MCU中上电时序可调的要求。
附图说明
[0018]为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1为本技术的一种时间可调型上电复位电路结构图；
[0020]图2为复位时间长时，模拟TEST
5V
点电位随时间上电仿真曲线图；
[0021]图3为开关管Nc1关闭Nc2导通时，运放同相输入端和反相输入端的仿真曲线图；
[0022]图4为复位时间长的输出仿真曲线图；
[0023]图5为复位时间短时，模拟TEST
5V
点电位随时间上电仿本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时间可调型上电复位电路，其特征在于，包括运放电路、偏置电路、检测电路、延迟选择电路、反相器、施密特触发器和使能模块；所述运放电路包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第三NMOS管N3、第四NMOS管N4和第五NMOS管N5；其中，第一PMOS管P1的源极与电源VDD连接，第一PMOS管P1的漏极接入使能模块，第一PMOS管P1的栅极与第二PMOS管P2、第五PMOS管P5和反相器连接；第二PMOS管P2的源极与电源VDD连接，第二PMOS管P2的漏极与第三PMOS管P3和第四PMOS管P4连接，第二PMOS管P2的栅极与第一PMOS管P1的栅极连接；第三PMOS管P3的源极与第二PMOS管P2的漏极连接，第三PMOS管的P3的漏极与第三NMOS管N3和第四NMOS管N4连接，第三PMOS管P3的栅极与基准电压Vref连接；第四PMOS管P4的源极与第二PMOS管P2的漏极连接，第四PMOS管P4的漏极与第四NMOS管N4连接，第四PMOS管P4的栅极与延迟选择电路连接；第五PMOS管P5的源极与电源VDD连接，第五PMOS管P5的漏极与第五NMOS管N5和反相器连接，第五PMOS管P5的栅极与第一PMOS管P1的漏极和栅极、第二PMOS管P2的栅极和反相器连接；第三NMOS管N3的源极接地端GND连接，第三NMOS管N3的漏极和栅极与第三PMOS管P3的漏极连接；第四NMOS管N4的源极与接地端GND连接，第四NMOS管N4的漏极与第四PMOS管P4的漏极和第五NMOS管连接，第四NMOS管N4的栅极与第三NMOS管N3的栅极和第三PMOS管P3的漏极连接；第五NMOS管N5的源极与接地端GND连接，第五NMOS管N5的漏极与第五PMOS管P5的漏极和反相器连接，第五NMOS管N5的栅极与第四NMOS管N4的漏极和第四PMOS管P4的漏极连接；所述偏置电路包括第一NMOS管N1、第二NMOS管N2和带隙基准输出的参考电流I
REF.POR
；第一NMOS管N1的源极与接地端GND连接，第一NMOS管N1的漏极与带隙基准输出的参考电流I
REF.POR
和反相器连接，第一NMOS管N1的栅极与第二NMOS管N2的栅极、反相器和带隙基准输出的参考电流I
REF.POR
的一端连接；第二NMOS管N2的源极与接地端GND连接，第二NMOS管N2的漏极与第一PMOS管P1的漏极、栅极和反相器连接，第二NMOS管N2的栅极与第一NMOS管N1的栅极、反相器和带隙基准输出的参考电流I
REF.POR
的一端连接；带隙基准输出的参考电流I
REF.POR
的另一端与电源VDD连接；所述检测电路包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5和第六电阻R6；第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5和第六电阻R6依次串联连接；第一电阻R1的一端与充电电压TEST
5V
连接；第二电阻R2和第一电阻R1的接线与使能端连接；第二电阻R2和第三电阻R3的接线与使能端连接；第五电阻R5和第六电阻R6的接线与延迟选择电路连接；第六电阻R6的另一端与接地端GND连接；所述延迟选择电路包括第一开关管N
c1
、第二开关管N
c2
、第六NMOS管N6、第七NMOS管N7、第一与门AND1和第二与门AND2；第一交流接触器N
c1
的源极与第二交流接触器N
c2
的源极和第四PMOS管P4的栅极连接，第一交流接触器N
c1
的漏极与第二电阻R2和第一电阻R1的接线连接，第一交流接触器N
c1
的栅极与使能端连接；第二交流接触器N
c...

【专利技术属性】
技术研发人员：王志亮，孙力，章一鸣，杨雨辰，
申请(专利权)人：南通大学，
类型：新型
国别省市：