检错比特并行脉动阵列移位多项式基乘法器制造技术

本发明专利技术涉及信息安全技术中的一种乘法器结构，特别是涉及一种具备检错能力的比特并行脉动阵列移位多项式基乘法器。该乘法器针对一类被国际标准广泛采纳的有限域——不可约三项式定义的域ＧＦ（２ｍ）设计，其设计原理清晰，结构规则化模块化，适合大规模集成电路设计，且因该设计采用脉动阵列结构，适合连续乘法计算，计算效率非常高。另外，借助汉明编码理论，在低开销的代价下乘法器引入并行检错功能，能够较大程度上保证计算结果的正确性，进而能够有效抵抗故障分析攻击，为密码体制的实现提供更可靠的安全保证。

【技术实现步骤摘要】

本专利技术涉及信息安全技术中一种乘法器结构，特别是涉及一种具备 检错能力的比特并行脉动阵列移位多项式基乘法器。
技术介绍
因在编码理论和密码学等领域的重要应用，有限域GF (2m)上的运算 引起了广泛的研究。有限域中的运算主要包括加法、乘法、求逆和求幂，其中加法简单易于 实现，而求逆和求幂运算可以通过多次乘法实现，从而有效的实现乘法在这些运算中成为 研究的重点。考虑到硬件实现上的高效性能，专用芯片乘法器的设计成为研究的热点。另 外，在密码学应用中，所使用的扩域大小m在160比特与2048比特之间，这时乘法器需要规 模较大的电路器件，所以在计算过程中很可能一个甚至多个元件出错，进而导致计算结果 出错。而利用计算结果出错的故障分析攻击已经被证实是一种有效的侧信道攻击手段，这 种攻击手段对非对称密码体制(例如椭圆曲线密码体制、RSA)和对称密码体制(例如 DES)都构成了威胁。因而在设计乘法器时，需要考虑效率和安全实现两个方面。有限域基表示对乘法器的设计方式和效率有很大的影响，这些基包括多项式基、 对偶基和正规基等。每种基都有自己的特点，对偶基表示下，乘法器所需的硬件开销最少， 但运算之前往往需要复杂的基变换；正规基表示下，平方运算只是简单的移位，因而正规基 特别适合求逆和求幂运算，但乘法相对复杂；多项式基表示下，乘法器的设计方法简单，硬 件开销较低，结构规则模块化，能满足各种各样的需求，三种基表示相比，多项式基的应用 最为广泛，并且为了进一步降低乘法复杂度，多项式基新的变种表示和算法相继提出，Fan 等人首次提出移位多项式基表示来设计并行乘法器，Koc等人将整数上的蒙哥马利算法推 广到有限域多项式基乘法等。另一方面，定义域的多项式对乘法运算复杂度也有较大的影 响，通常为了计算简单，许多标准(ANSI X9.62，IEEE 1363-2000等)建议使用稀疏的不可 约多项式，如三项式和五项式等。乘法器按结构类型又可分为比特型(bit-level)、数字型 (digit-level)和全并行(parallel-level)，对每种类型又可分为脉动阵列和非脉动阵列 结构，脉动阵列结构采用流水线工作模式，特别适合连续计算，并且学者设计出多种基表示 下的脉动阵列乘法器，Lee在多项式基表示下，对不可约三项式定义的有限域，提出比特并 行多项式基脉动阵列乘法器；Kwon利用对偶性质，提出II型优化正规基脉动阵列乘法器。以往乘法器的设计虽然在降低空间和时间复杂度方面做了大量的工作，但这些工 作最大的缺陷是没有考虑安全实现问题。而故障分析攻击作为侧信道攻击手段的一种， 对对称密码体制和非对称密码体制构成严重威胁，经典的攻击实例如=Bleichenbacher对 PKCS#lvl. 5标准的RSA的攻击，Biehl等人对椭圆曲线签名的攻击等。为抵抗故障分析攻 击，乘法器需要具备一定的检错或纠错能力。
技术实现思路
本专利技术的目的是针对一类国际标准广泛采纳的不可约三项式定义的有限域 GF(2m)，基于移位多项式基表示和汉明码编码理论，提出并实现一种具备检错能力的比特 并行脉动阵列移位多项式基乘法器。本专利技术所采用的技术方案—种检错比特并行脉动阵列移位多项式基乘法器，针对不可约三项式构造的有限 域GF(2m)设计，所述乘法器由外围转化组件、比特并行脉动阵列To印Iitz矩阵-向量乘法 器组件和并行校验电路三部分组成所述外围转化组件，在移位多项式基表示下，将待乘两元中的一元经异或逻辑运 算得到To印Iitz矩阵的生成向量，进而将有限域乘法转化为GF (2)上的To印Iitz矩阵-向 量乘法；所述比特并行脉动阵列To印Iitz矩阵_向量乘法器组件，用于计算To印Iitz矩 阵_向量乘法，由上述外围转换组件实现的有限域乘法向To印Iitz矩阵-向量乘法的转换 可知，该组件输出有限域乘法结果；所述并行校验电路，结合给出的To印Iitz矩阵-向量乘法，利用汉明码编码理论， 实现比特并行脉动阵列To印Iitz矩阵-向量乘法器组件的并行校验功能，最终对有限域乘 法结果检错。所述的检错比特并行脉动阵列移位多项式基乘法器，外围转化组件通过下述步 骤，将有限域乘法A · B转化为GF (2)上特殊的To印Iitz矩阵-向量乘法在移位多项式基M = {x_k，x_k+1，... , χ"1+1}表示下，W-IOT-I待乘两元为J = X-tXi^ =MaT,B = X-kJ^btXi =Mbr，/=0 /=0其乘法结果C为OT-IC =A. B = KkBi=0= (x_kB, ■■； X-1B, B,xB,-·,,ax,-,am_, f= (x~kB, --,X-1B,B,xB,···,xm-k-lB)aT令XiB = M ' Hi (_k 彡 i 彡 m-1-k)和 C = M ‘ cT (Μ ‘ = {1, χ, ... , χ111+1，χΛ ，χ—1})，其中Hi, cT分别表示XiB和C关于M'的列向量表示，则得到-k+lXC = M' (H_k, . . . , Η_ι; H, H1, . . . , Hm^1) a1 (1)=M' HaT这里H表示mXm阶矩阵H = Dii,」| O彡i彡m_l，O彡j彡m_l]，且不难验证矩阵 H满足常对角性质比,」=hi+1,j+1，即H为To印Iitz矩阵，记为H =由于To印Iitz矩阵H完全由第一列向量T1 = Qv ti; ... , V1)和最后一列向量 T2= (hffl_i; . . . , hi; h0)决定，我们称其为矩阵H的生成向量，且由(1)式7；=Hlk=X-kB ,T2=H:，计算可知T1 = (b2k, . . . , b0, · · · , bk_1 b0+bk, bi+b^, . . . , bk_1+b2k_1)T2 — (bk+1+b2k+1, . . . bm—H+bm—i，bm_k+b0, · · ·，bm_i+bk_i，b0+bk, bk+1, bk+2, · · ·，b^，b2k) ⑵6λμ-1…^ 奂“ .· . · · /M-sT ··. ··. ··. /2 '·.. ·. .. · -Sf /1 /2 …J据(1)式看出，有限域乘法Α·Β等价于To印Iitz矩阵-向量乘法HaT，且由(2) 知由B得到此To印Iitz矩阵生成向量T1, T2只是异或逻辑运算。所述的检错比特并行脉动阵列移位多项式基乘法器，所述比特并行脉动阵列 Toeplitz矩阵-向量乘法器组件，在外围转换组件实现有限域乘法转换为To印Iitz矩 阵-向量乘法基础上，该组件输出有限域乘法的结果，根据式(1)，所给出的乘积为C = ck+ck+1x+ =M' (ck，cιm~k_l ι -k ι -k+1 ,+Cm^X +C0X +C1X +·+ChXk' ^k+1' Ck+j，"k+m-1乂其中k+j = k+j (modm)，也即满足、、 ΑΛ-αχ\ +■■ +0U1-A-XCk+\= Har =(V1 -I-O1A0 + ·■· + αη,-Α-2A-I y+ Oltm-2+…+弋-A, 据此给出比特并行脉动阵列To印Iitz矩阵_向量乘法器组件，该组件运行需要本文档来自技高网...

【技术保护点】
一种检错比特并行脉动阵列移位多项式基乘法器，针对不可约三项式构造的有限域ＧＦ（２↑［ｍ］）设计，其特征是：所述检错比特并行脉动阵列移位多项式基乘法器由外围转化组件、比特并行脉动阵列Ｔｏｅｐｌｉｔｚ矩阵－向量乘法器组件和并行校验电路三部分组成：所述外围转化组件，在移位多项式基表示下，将待乘两元中的一元经异或逻辑运算得到Ｔｏｅｐｌｉｔｚ矩阵的生成向量，进而将有限域乘法转化为ＧＦ（２）上的Ｔｏｅｐｌｉｔｚ矩阵－向量乘法；所述比特并行脉动阵列Ｔｏｅｐｌｉｔｚ矩阵－向量乘法器组件，用于计算Ｔｏｅｐｌｉｔｚ矩阵－向量乘法，在外围转换组件实现有限域乘法转换为Ｔｏｅｐｌｉｔｚ矩阵－向量乘法基础上，输出有限域乘法结果；所述并行校验电路，结合给出的Ｔｏｅｐｌｉｔｚ矩阵－向量乘法，利用汉明码编码理论，实现比特并行脉动阵列Ｔｏｅｐｌｉｔｚ矩阵－向量乘法器组件的并行校验功能，最终对有限域乘法结果检错。

【技术特征摘要】

【专利技术属性】
技术研发人员：范淑琴，王震，王小哲，李磊，曾光，魏福山，程庆丰，马传贵，
申请(专利权)人：中国人民解放军信息工程大学，
类型：发明
国别省市：41[中国|河南]