一种端子排模块制造技术

本实用新型专利技术涉及电气连接技术领域，尤其涉及一种端子排模块，包括：插头接口、外端子接口、光电耦合器3；插头接口，用于与IO基板电连接；外端子接口，用于与被控基板电连接；光电耦合器3设置在插头接口与外端子接口之间；光电耦合器3的输入端与外端子接口电连接；光电耦合器3的输出端与插头接口电连接。现有技术中，型号为TIFS553YS的端子排仅能起到连接作用，因此，需要对被控基板进行选择，容易导致一些不必要的问题。相较于现有技术，本实用新型专利技术搭配光电耦合器3，通过光电耦合器3将原端子排的单通转变为双通，从而能够对被控基板进行预处理，进而无需对被控基板进行选择，有效的简化了实际操作。了实际操作。了实际操作。

【技术实现步骤摘要】
一种端子排模块


[0001]本技术涉及电气连接
，尤其涉及一种端子排模块。

技术介绍

[0002]端子排，意为承载多个或多组相互绝缘的端子组件并用于固定支持件的绝缘部件。端子排的作用就是将IO基板与被控基板连接在一起，从而在IO基板与被控基板之间进行信号传递。通过端子排，使得施工更加方便，接线更加美观，维护更加容易。
[0003]在现有技术中，IO基板型号各有不同。其中，型号为JANCD
‑
AIO
□‑
E的IO基板所匹配的端子排型号为TIFS553YS。具体的，JANCD
‑
AIO
□‑
E共有两种子型号，分别为JANCD
‑
AIO01
‑
E、JANCD
‑
AIO02
‑
E。JANCD
‑
AIO01
‑
E所连接的三极管为NPN，JANCD
‑
AIO02
‑
E所连接的三极管为PNP。但TIFS553YS仅能起到连接作用，这就导致被控基板为了与JANCD
‑
AIO
□‑
E相适配，在线路组成上会略有不同。这就造成在实际操作时，需要配备两种被控基板，一方面成本相对高昂，另一方面也容易出现型号不匹配造成的连接故障等诸多问题。同时，型号的差异也为后期维护带来了不必要的麻烦。

技术实现思路

[0004]针对现有技术的技术问题，本技术提供了一种端子排模块。/>[0005]为解决上述技术问题，本技术提供了以下的技术方案：
[0006]一种端子排模块，包括：插头接口、外端子接口、光电耦合器；插头接口，用于与IO基板电连接；外端子接口，用于与被控基板电连接；光电耦合器设置在插头接口与外端子接口之间；光电耦合器的输入端与外端子接口电连接；光电耦合器的输出端与插头接口电连接。
[0007]在实际应用时，通过外端子接口将本技术与被控基板电连接，通过插头接口将本技术与IO基板电连接。由此，被控基板的信号能够通过本技术进入IO基板。当被控基板的信号通过外端子接口进入时，将先通过光电耦合器，后进入IO基板中。TIFS553YS自身为单通，仅能起到连接作用。本技术利用光电耦合器的物理特性，将原端子排单通的特性转变为双通，从而使得本技术能够预先对由被控基板输入的信号进行预先处理。由此，在实际操作中，被控基板能够同时适配JANCD
‑
AIO
□‑
E的两种不同型号，从而无需对被控基板进行选择。一方面降低了成本，另一方面有效的规避了因型号不匹配造成的连接故障。同时，也极大的方便了后期维护。
[0008]进一步的，插头接口包括输入插头接口；外端子接口包括输入外端子接口；光电耦合器的输入端与输入外端子接口电连接；光电耦合器的输出端与输入插头接口电连接。
[0009]进一步的，输入插头接口的数量为多个；输入外端子接口的数量为多个；光电耦合器的数量为多个；同一个光电耦合器的输入端与四个输入外端子接口电连接；同一个光电耦合器的输出端与四个输入插头接口电连接。
[0010]进一步的，还包括继电器；继电器的输入端与插头接口电连接；继电器的输出端与
外端子接口电连接。
[0011]进一步的，插头接口还包括输出插头接口；外端子接口还包括输出外端子接口；继电器的输入端与输出插头接口电连接；继电器的输出端与输出外端子接口电连接。
[0012]进一步的，输出插头接口的数量为多个；输出外端子接口的数量为多个；继电器的数量为多个；继电器与输出插头接口一一对应；继电器与输出外端子接口一一对应。
[0013]相较于现有技术，本技术具有以下优点：
[0014]本技术利用光电耦合器在输入端将IO基板与被控基板隔离，从而避免被控基板因异常存在风险时，风险经输入端传递至IO基板，造成IO基板损坏。
[0015]利用光电耦合器，使得本技术为双通通道，从而能够对被控基板输入的信号进行预先处理，进而无需对被控基板进行选择，也能够有效对接不同型号的IO基板。
[0016]利用继电器，本技术在输出端将IO基板与被控基板隔离，从而避免被控基板因异常存在风险时，风险经输出端传递至IO基板，造成IO基板损坏。
[0017]利用继电器的物理特性，本技术有效的提高了IO基板的负载能力。
[0018]利用光电耦合器、继电器，本技术可分别在输入端、输出端能够连接外供DC24V电源，从而在被控基板无电源或不能提供电源时，在本技术上直接连接运行所需的电源。由此，以进一步方便接线操作。
附图说明
[0019]图1：整体结构图。
[0020]图2：TIFS553YS端子排结构图。
[0021]图中：1、插头接口；11、输入插头接口；12、输出插头接口；2、外端子接口；21、输入外端子接口；22、输出外端子接口；3、光电耦合器；4、继电器。
具体实施方式
[0022]以下是本技术的具体实施例并结合附图，对本技术的技术方案作进一步的描述，但本技术并不限于这些实施例。
[0023]一种端子排模块，包括：插头接口1、外端子接口2、光电耦合器3、继电器4。插头接口1采用与JANCD
‑
AIO
□‑
E型IO基板(以下简称IO基板)相配套的40PIN插头接口。插头接口1包括输入插头接口11、输出插头接口12。其中，输入插头接口11共计十二针，输出插头接口12共计十二针。40PIN插头接口的其他剩余针则用于连接供IO基板正常运行的基本组件，此处不再赘述。外端子接口2包括输入外端子接口21、输出外端子接口22。输入外端子接口21共计十二个，输出外端子接口22共计十二个。
[0024]光电耦合器3采用ELQ3H4型光电耦合器3。光电耦合器3设置在插头接口1与外端子接口2之间。光电耦合器3的数量为三个。其中，同一个光电耦合器3的输入端与四个输入外端子接口21电连接。同一个光电耦合器3的输出端与四个输入插头接口11电连接。由此，使得十二针输入插头接口11、十二个输入外端子接口21能够全部连接光电耦合器3。
[0025]继电器4采用APAN3124型继电器4。继电器4的输入端与输出插头接口12电连接。继电器4的输出端与输出外端子接口22电连接。其中，继电器4的数量为十二个。继电器4与输出插头接口12一一对应，且与输出外端子接口22一一对应。由此，使得十二针输出插头接口
12、十二个输出外端子接口22能够全部连接继电器4。
[0026]在实际应用时，通过插头接口1将本技术与IO基板电连接。通过外端子接口2将本技术与被控基板电连接。当被控基板有信号输出时，信号将通过输入外端子接口21进入，经过光电耦合器3后由输入插头接口11进入IO基板中。IO基板依据输入的信号本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种端子排模块，其特征在于：包括：插头接口(1)、外端子接口(2)、光电耦合器(3)；所述插头接口(1)，用于与IO基板电连接；所述外端子接口(2)，用于与被控基板电连接；所述光电耦合器(3)设置在所述插头接口(1)与所述外端子接口(2)之间；所述光电耦合器(3)的输入端与所述外端子接口(2)电连接；所述光电耦合器(3)的输出端与所述插头接口(1)电连接；还包括继电器(4)；所述继电器(4)的输入端与所述插头接口(1)电连接；所述继电器(4)的输出端与所述外端子接口(2)电连接。2.根据权利要求1所述的一种端子排模块，其特征在于：所述插头接口(1)包括输入插头接口(11)；所述外端子接口(2)包括输入外端子接口(21)；所述光电耦合器(3)的输入端与所述输入外端子接口(21)电连接；所述光电耦合器(3)的输出端与所述输入插头接口(11)电连接。3.根据权利要求2所述的一种端子排模块，其特征在...

【专利技术属性】
技术研发人员：乔强，
申请(专利权)人：襄阳智通控制技术有限公司，
类型：新型
国别省市：