自动读和清零的SRAM物理不可克隆函数电路及设备制造技术

本发明专利技术涉及一种自动读和清零的SRAM物理不可克隆函数电路及设备。包括逻辑门模块、计数模块、数据选择模块和SRAM存储器。通过设定计数模块的初始值，随着每个时钟上升沿计数模块不断累计，计数模块的输出数据发生改变，从而改变地址端口的值，进而实现SRAM存储器对不同地址的自动化读操作。当经过特定个时钟周期后，SRAM存储器接收到的读写使能信号变为写操作，随着每个时钟上升沿计数模块继续不断累计，同理，实现SRAM存储器对不同地址的自动化清零操作。提高了集成电路整体的安全性。提高了集成电路整体的安全性。提高了集成电路整体的安全性。

【技术实现步骤摘要】
自动读和清零的SRAM物理不可克隆函数电路及设备


[0001]本专利技术涉及电数字数据处理和信息安全领域，特别是涉及一种自动读和清零的SRAM物理不可克隆函数电路及设备。

技术介绍

[0002]物理不可克隆函数（Physically Unclonable Functions，PUF）是一种依赖芯片特征的硬件函数实现电路，可应用于芯片安全领域。由于硅基集成电路加工技术存在一定的工艺起伏，所生产的每一块集成电路在物理上都是不同的。在不同的集成电路之间，这些工艺起伏表现为相同版图区域的电路单元具备不同的路径延迟、晶体管阈值电压和电压增益等。虽然这些变化在不同的集成电路之间是随机的，但是，一旦集成电路被制造出来后，每块集成电路上的物理差异是确定的，由于这些物理差异所导致的随机输出值同样是确定且可重复的，因此可将每块集成电路的随机输出值作为其身份识别码。PUF技术正是利用集成电路制造过程中的这种内在差异，为每个集成电路生成一个唯一的可用于加密的随机输出值。
[0003]基于静态随机存取存储器（Static Random
‑
Access Memory，SRAM）的PUF技术是一种利用集成电路中的SRAM存储体构建PUF的硬件安全技术。该技术将SRAM单元的上电初始值作为集成电路唯一的随机输出值。原理上，每个SRAM单元格具有分别表示1或0的两个稳定状态。当一个单元通电时，最终的上电状态是不可预测的。然而由于集成电路在制造过程中存在工艺起伏，单元中的晶体管之间的随机差异使每个单元都倾向于以0或1出现。对于一块SRAM单元来说，这会产生一个随机阵列，并且可以作为每个集成电路唯一的、不可克隆的输出值。SRAM物理不可克隆函数电路中的随机输出值在一上电后就被确定下来，并且不会再发生改变。然而，传统的SRAM物理不可克隆函数电路易受到侵入式攻击的影响。

技术实现思路

[0004]基于此，有必要提供一种自动读和清零的SRAM物理不可克隆函数电路及一种数据处理设备。
[0005]为了实现上述目的，本专利技术实施例采用以下技术方案：一方面，提供一种自动读和清零的SRAM物理不可克隆函数电路，包括逻辑门模块、计数模块、数据选择模块和SRAM存储器；逻辑门模块的第一输入端用于接入外部数据，逻辑门模块的第二输入端用于接入PUF控制信号，逻辑门模块的输出端与SRAM存储器的数据输入端口连接；计数模块的第一输入端用于接入PUF控制信号，计数模块的第二输入端用于接入时钟信号；数据选择模块的第一输入端用于接入片选使能信号，数据选择模块的第二输入端用于接入读写使能信号，数据选择模块的第三输入端用于接入地址信号，数据选择模块的第四输入端与计数模块的输出端连接，数据选择模块的选择端用于接入PUF控制信号；SRAM存储器的时钟端口用于接入时钟信号，SRAM存储器的片选使能端口与数据选择模块的第一
输出端连接，SRAM存储器的读写使能端口与数据选择模块的第二输出端连接，SRAM存储器的地址端口与数据选择模块的第三输出端连接；逻辑门模块用于根据PUF控制信号屏蔽外部数据或写入SRAM存储器；计数模块用于根据PUF控制信号和时钟信号，输出计数器信号；数据选择模块用于根据PUF控制信号，选择输出计数器信号或外设控制信号；SRAM存储器用于根据时钟信号和数据选择模块的输出生成或清零物理不可克隆的随机值；计数器信号包括计数信号或初始值信号，外设控制信号包括片选使能信号、读写使能信号和地址信号。
[0006]在其中一个实施例中，逻辑门模块包括一一对应的多个第一反相器和多个与门；各第一反相器的输入端分别用于接入PUF控制信号，各第一反相器的输出端分别与各与门的第一输入端连接；各与门的第二输入端分别用于接入外部数据，各与门的输出端分别与SRAM存储器的数据输入端口连接；与门的数量等于SRAM存储器的数据位宽。
[0007]在其中一个实施例中，计数模块为寄存器，寄存器的位宽等于N+2，N为SRAM存储器的地址位宽；计数器信号包括最高位、次高位和剩余位。
[0008]在其中一个实施例中，计数模块中的初始值通过SRAM存储器的片选使能极性和需要读出地址的个数确定。
[0009]在其中一个实施例中，数据选择模块包括第一数据选择器、第二数据选择器和第三数据选择器；第一数据选择器的第一输入端用于接入片选使能信号，第一数据选择器的第二输入端用于接入计数器信号的最高位，第一数据选择器的选择端用于接入PUF控制信号；第二数据选择器的第一输入端用于接入读写使能信号，第二数据选择器的第二输入端用于接入计数器信号的次高位，第二数据选择器的选择端用于接入PUF控制信号；第三数据选择器包括N个，各第三数据选择器的第一输入端分别用于接入地址信号，各第三数据选择器的第二输入端分别用于接入计数器信号的N个剩余位，各第三数据选择器的选择端分别用于接入PUF控制信号；第一数据选择器的输出端与SRAM存储器的片选使能端口连接，第二数据选择器的输出端与SRAM存储器的读写使能端口连接，第三数据选择器的输出端与SRAM存储器的地址端口连接。
[0010]在一个实施例中，数据选择模块包括第一数据选择器、第二反相器、第二数据选择器和第三数据选择器；第一数据选择器的第一输入端用于接入片选使能信号，第一数据选择器的第二输入端用于接入计数器信号的最高位，第一数据选择器的选择端用于接入PUF控制信号；第二反相器的输入端用于接入计数器信号的次高位输；第二数据选择器的第一输入端用于接入读写使能信号，第二数据选择器的第二输入端与第二反相器的输出端连接，第二数据选择器的选择端用于接入PUF控制信号；第三数据选择器包括N个，各第三数据选择器的第一输入端分别用于接入地址信号，各第三数据选择器的第二输入端分别用于接入计数器信号的N个剩余位，各第三数据选择器的选择端分别用于接入PUF控制信号；第一数据选择器的输出端与SRAM存储器的片选使能端口连接，第二数据选择器的输出端与SRAM存储器的读写使能端口连接，第三数据选择器的输出端与SRAM存储器的地址端口连接。
[0011]另一方面，还提供一种数据处理设备，数据处理设备上设置有上述的自动读和清零的SRAM物理不可克隆函数电路。
[0012]本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：上述自动读和清零的SRAM物理不可克隆函数电路及设备，通过设定计数模块的初
始值，随着每个时钟上升沿计数模块不断累计，计数模块的输出数据发生改变，从而改变地址端口的值，进而实现SRAM存储器对不同地址的自动化读操作。当经过特定个时钟周期后，计数模块的次高位输出改变，SRAM存储器接收到的读写使能信号变为写操作，随着每个时钟上升沿计数模块不断累计，计数模块的输出数据继续发生改变，从而改变地址端口的值，进而实现SRAM存储器对不同地址的自动化清零操作。因此，在集成电路上电后能够自动化完成随机值的读取和清零操作，降低了侵入式攻击程序获取SRAM存储器随机值的概率，从而提高集成电路整体的安全性。
[0013]通过逻辑门模块本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种自动读和清零的SRAM物理不可克隆函数电路，其特征在于，包括逻辑门模块、计数模块、数据选择模块和SRAM存储器；所述逻辑门模块的第一输入端用于接入外部数据，所述逻辑门模块的第二输入端用于接入PUF控制信号，所述逻辑门模块的输出端与所述SRAM存储器的数据输入端口连接；所述计数模块的第一输入端用于接入所述PUF控制信号，所述计数模块的第二输入端用于接入时钟信号；所述数据选择模块的第一输入端用于接入片选使能信号，所述数据选择模块的第二输入端用于接入读写使能信号，所述数据选择模块的第三输入端用于接入地址信号，所述数据选择模块的第四输入端与所述计数模块的输出端连接，所述数据选择模块的选择端用于接入所述PUF控制信号；所述SRAM存储器的时钟端口用于接入所述时钟信号，所述SRAM存储器的片选使能端口与所述数据选择模块的第一输出端连接，所述SRAM存储器的读写使能端口与所述数据选择模块的第二输出端连接，所述SRAM存储器的地址端口与所述数据选择模块的第三输出端连接；所述逻辑门模块用于根据所述PUF控制信号屏蔽所述外部数据或写入所述SRAM存储器；所述计数模块用于根据所述PUF控制信号和所述时钟信号，输出计数信号；所述数据选择模块用于根据所述PUF控制信号，选择输出所述计数器信号或外设控制信号；所述SRAM存储器用于根据所述时钟信号和所述数据选择模块的输出生成或清零物理不可克隆的随机值；所述计数器信号包括计数信号或初始值信号，所述外设控制信号包括所述片选使能信号、所述读写使能信号和所述地址信号。2.根据权利要求1所述的自动读和清零的SRAM物理不可克隆函数电路，其特征在于，所述逻辑门模块包括一一对应的多个第一反相器和多个与门；各所述第一反相器的输入端分别用于接入所述PUF控制信号，各所述第一反相器的输出端分别与各所述与门的第一输入端连接；各所述与门的第二输入端分别用于接入所述外部数据，各所述与门的输出端分别与所述SRAM存储器的数据输入端口连接；所述与门的数量等于所述SRAM存储器的数据位宽。3.根据权利要求1或2所述的自动读和清零的SRAM物理不可克隆函数电路，其特征在于，所述计数模块为寄存器，所述寄存器的位宽等于N+2，N为所述SRAM存储器的地址位宽；所述计数器信号包括最高位、次高位和剩余位。4.根据权利要求3所述的自动读和清零的SRAM物理不可克隆函数电路，其特征在于，所述计数模块中的初始值通过所述SRAM存储器的片选使能极性...

【专利技术属性】
技术研发人员：邵津津，王耀华，李少青，郭阳，陈吉华，宋睿强，彭奕景，苏颋，石佳禾，王浩文，胡星，
申请(专利权)人：中国人民解放军国防科技大学，
类型：发明
国别省市：