RTL逻辑综合中的存储器的优化方法技术

本发明专利技术公开了一种RTL逻辑综合中的存储器的优化方法，包括：步骤1，基于存储器的端口信号对待优化的存储器进行定义；步骤2，对电路设计中的存储器实例进行遍历，查找与已定义的存储器的端口信号一致的存储器实例；步骤3，针对每一个找到的存储器实例的每一个存储单元，分析其初始数据和/或写使能信号的状态，根据分析的结果将无效的存储器实例删除，或者将存储器实例对应的无效端口删除，或者将对应的数据位设置为X。本发明专利技术可以对特定的存储器进行结构冗余的优化，可以提升逻辑综合的速度。可以提升逻辑综合的速度。可以提升逻辑综合的速度。

【技术实现步骤摘要】
RTL逻辑综合中的存储器的优化方法


[0001]本专利技术涉及RTL级电路的逻辑综合的
，尤其涉及一种在逻辑综合的阶段对电路中存储单元存在的结构冗余进行优化的方法。

技术介绍

[0002]在集成电路设计中，设计的层级从上到下可以分为设计想法(idea)
→
行为级描述(Behavior级)
→
寄存器传输级(RTL级,register
‑
transfer level级)
→
门级网表
→
物理版图。(RTL)是用于描述同步数字电路操作的抽象级。
[0003]在RTL级，IC芯片是由一组寄存器以及寄存器之间的逻辑操作构成。RTL级和门级网表的区别在于：RTL级是用硬件描述语言(Verilog或VHDL)描述理想达到的功能，门级网表则是用具体的逻辑单元(依赖厂家的库)来实现用户的功能，RTL级和门级网表是设计实现上的不同阶段，RTL级的电路设计经过逻辑综合后，就能够得到门级网表。
[0004]而存储器是电路中重要的组成部分，它承担了数据信息存储的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种RTL逻辑综合中的存储器的优化方法，其特征在于，包括：步骤1，基于存储器的端口信号对待优化的存储器进行定义；步骤2，对电路设计中的存储器实例进行遍历，查找与已定义的存储器的端口信号一致的存储器实例；步骤3，针对每一个找到的存储器实例的每一个存储单元，分析其初始数据和/或写使能信号的状态，根据分析的结果将无效的存储器实例删除，或者将存储器实例对应的无效端口删除，或者将对应的数据位设置为X。2.如权利要求1所述的RTL逻辑综合中的存储器的优化方法，其特征在于，所述步骤1包括：基于存储器的读时钟信号、读使能信号、读地址信号、读数据信号、写时钟信号、写使能信号、写地址信号、写数据信号将待优化的存储器定义为不带复位信号的双端口存储器。3.如权利要求1所述的RTL逻辑综合中的存储器的优化方法，其特征在于，所述步骤1包括：基于存储器的读时钟信号、读使能信号、读地址信号、读数据信号、写时钟信号、写使能信号、写地址信号、写数据信号、读异步复位信号、读同步复位信号将待优化的存储器定义为带复位信号的双端口存储器。4.如权利要求1所述的RTL逻辑综合中的存储器的优化方法，其特...

【专利技术属性】
技术研发人员：汪杰，刘美华，王子成，苏宇，白耿，游海龙，
申请(专利权)人：深圳国微芯科技有限公司，
类型：发明
国别省市：