【技术实现步骤摘要】
一种用于risc
‑
v处理器的三级流水线微架构
[0001]本专利技术涉及一种用于risc
‑
v处理器的三级流水线微架构，属于集成电路结构
技术介绍
[0002]由于随着流水线级数加深，会消耗更多的寄存器，从而带来更多的面积开销，同时对于分支预测失败只能采取冲刷流水线的方法解决，流水线级数越多，处理器延时就越大。
[0003]早期的经典流水线是五级流水线，分别为取指、译码、执行、访存和写回。现代的处理器往往具有极深的流水线级数，譬如高达十几级，或者二十几级的深度，所以能够运行更高的主频。但是在边缘端物联网设备中，往往不需要这么高的工作性能，而是对低功耗小面积有着更加高的要求，所以有了对在性能够用的条件下低功耗面积更低的处理器需求。
技术实现思路
[0004]本专利技术的目的在于提供一种用于risc
‑
v处理器的三级流水线微架构，解决现有技术中存在的边缘端物联网设备中功耗高、面积大的问题。
[0005]为实现以上目的，本专利技术是采...
【技术保护点】
【技术特征摘要】
1.一种用于risc
‑
v处理器的三级流水线微架构，其特征在于，包括：取指单元、译码单元和执行单元；所述取指单元从自身的指令存储器中取出指令发送给译码单元；所述译码单元解析所述指令，并将解析后的指令发送给所述执行单元；所述执行单元根据解析后的指令执行对应的操作，在执行操作的过程中从自身的数据存储器中读取所需要的数据，在执行完操作的同一时钟周期完成数据的访存，在执行操作后将运算结果写回到所述译码单元中的通用寄存器中。2.根据权利要求1所述的用于risc
‑
v处理器的三级流水线微架构，其特征在于，所述取指单元包括指令地址寄存器和指令存储器，所述指令地址寄存器的输出端连接指令存储器的输入端，所述指令地址寄存器将指令地址发送给指令存储器，所述指令存储器根据所述指令地址取出对应的指令发送给所述译码单元。3.根据权利要求2所述的用于risc
‑
v处理器的三级流水线微架构，其特征在于，所述指令地址寄存器在发送完指令地址后复位为0，然后监测是否接收到跳转信号或暂停信号，若没有接收到跳转信号或暂停信号，则指令地址寄存器的值加4后重新发送指令地址，若接收到跳转信号，则由发送跳转信号的多路选择器将跳转信号中包含的跳转地址发送给指令地址寄存器，若接收到暂停信号，则指令地址寄存器的值保持不变。4.根据权利要求2所述的用于risc
‑
v处理器的三级流水线微架构，其特征在于，所述指令地址寄存器中设有一个用于计数的cycle变量，它在每个时钟上升沿触发时进行自...
【专利技术属性】
技术研发人员：乔树山，王建超，游恒，尚德龙，周玉梅，
申请(专利权)人：中科南京智能技术研究院，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。