本发明专利技术公开了一种指令处理装置、微处理器以及设备。该指令处理装置包括相关性处理模块和指令信息缓存模块，其中：相关性处理模块，用于根据完成译码的待派遣指令的指令信息和指令信息缓存表进行数据相关性检测，对检测到的数据相关性问题进行处理，并在数据相关性问题解除后，向下级流水线模块派遣待派遣指令，其中，指令信息缓存表用于集中存储经由相关性处理模块派遣的指令的指令标识和指令缓存信息；指令信息缓存模块，用于为待派遣指令分配对应的指令标识，并将待派遣指令的指令标识和指令缓存信息存储至指令信息缓存表。本发明专利技术实施例的装置使得微处理器可以解决数据相关性问题的同时，更好地兼顾面积开销和流水线效率。更好地兼顾面积开销和流水线效率。更好地兼顾面积开销和流水线效率。
【技术实现步骤摘要】
指令处理装置、微处理器以及设备
[0001]本专利技术涉及微处理器设计
，尤其涉及指令处理装置、微处理器以及设备。
技术介绍
[0002]现代的微处理器通常采用流水线技术来提高微处理器的处理速度。流水线技术将指令执行的过程分成几个阶段，通过在各个不同阶段执行不同的指令，来实现指令的并行执行，从而提高处理器的性能。
[0003]在顺序单发射乱序执行的流水线结构微处理器中，会出现有数据相关的问题。数据相关主要包含写后读(Read After Write，RAW)和写后写(Write After Write，WAW)两种。其中，RAW指一条指令尚未结束，但是它的后序指令需要使用该指令的结果，对于该类数据相关，后序指令不可以在前序指令将结果写回处理器通用寄存器前读取，否则将读取到错误的数据。WAW指一条指令执行完成，需要将结果写入处理器的通用寄存器，而它的前序指令也需要更新该通用寄存器，但此刻并未执行完成，对于该类数据相关，后序指令需要等待前序指令将结果写回通用寄存器之后，再将后序指令结果写回通用寄存器，否则前序指令会覆盖后续指令的结果从而导致处理器状态错误。为解决上述数据相关问题，目前，主要存在两种方案：第一种，阻塞流水线方案；第二种，使用寄存器重命名和保留站方案。
[0004]然而，上述方案均存在一定的缺陷。第一种方案会严重影响流水线的效率；第二种方案设计复杂且开销大，增加微处理器面积及功耗。因此，现有方案无法在兼顾微处理器面积开销和流水线效率。
技术实现思路
[0005]本专利技术提供了一种指令处理装置、微处理器以及设备，可以使得微处理器可以更好地兼顾面积开销和流水线效率。
[0006]第一方面，本专利技术实施例提供了一种指令处理装置，该装置集成于流水线结构的微处理器中，装置包括相关性处理模块和指令信息缓存模块，指令信息缓存模块中包含指令信息缓存表，其中：
[0007]相关性处理模块，用于根据完成译码的待派遣指令的指令信息和指令信息缓存表进行数据相关性检测，对检测到的数据相关性问题进行处理，并在数据相关性问题解除后，向下级流水线模块派遣待派遣指令，其中，指令信息缓存表用于集中存储经由相关性处理模块派遣的指令的指令标识和指令缓存信息，指令标识用于指示对应指令的身份；
[0008]指令信息缓存模块，用于为待派遣指令分配对应的指令标识，并将待派遣指令的指令标识和指令缓存信息存储至指令信息缓存表。
[0009]第二方面，本专利技术实施例提供了一种微处理器，该微处理器为流水线结构，并集成有如上述第一方面的指令处理装置。
[0010]第三方面，本专利技术实施例提供了一种电子设备，该电子设备集成有如上述第二方面的微处理器。
[0011]本专利技术实施例提供的指令处理装置，集成于流水线结构的微处理器中，装置包括相关性处理模块和指令信息缓存模块，指令信息缓存模块中包含指令信息缓存表，其中：相关性处理模块，用于根据完成译码的待派遣指令的指令信息和指令信息缓存表进行数据相关性检测，对检测到的数据相关性问题进行处理，并在数据相关性问题解除后，向下级流水线模块派遣待派遣指令，其中，指令信息缓存表用于集中存储经由相关性处理模块派遣的指令的指令标识和指令缓存信息，指令标识用于指示对应指令的身份；指令信息缓存模块，用于为待派遣指令分配对应的指令标识，并将待派遣指令的指令标识和指令缓存信息存储至指令信息缓存表。通过采用上述装置，为指令分配指令标识，检测并处理解除了数据的相关性，向下级流水线模块派遣了指令，并将该指令的指令标识和指令缓存信息统一存储起来，在兼顾性能和面积与功耗开销的前提下，统一的解决了流水线结构处理器数据相关性问题。
[0012]应当理解，本部分所描述的内容并非旨在标识本专利技术的实施例的关键或重要特征，也不用于限制本专利技术的范围。本专利技术的其它特征将通过以下的说明书而变得容易理解。
附图说明
[0013]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0014]图1是根据本专利技术实施例提供的一种指令处理装置的结构示意图；
[0015]图2是根据本专利技术实施例提供的一种5级流水线结构的处理器的结构示意图；
[0016]图3是根据本专利技术实施例提供的一种可处理多种周期指令的指令处理装置的结构示意图；
[0017]图4是根据本专利技术实施例提供的一种多周期指令信息缓存子模块的结构示意图
[0018]图5是根据本专利技术实施例提供的一种单周期指令信息缓存子模块的结构示意图；
[0019]图6是根据本专利技术实施例提供的一种多种周期指令派遣仲裁的结构示意图；
[0020]图7是根据是根据本专利技术实施例提供的一种电子设备结构示意图。
具体实施方式
[0021]为了使本
的人员更好地理解本专利技术方案，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分的实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本专利技术保护的范围。
[0022]需要说明的是，本专利技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本专利技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于
清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0023]相关技术中，为解决数据相关问题，主要存在两种方案。
[0024]第一种，阻塞流水线方案。软件在相关的指令间插入空操作(No Operation，NOP)指令或者硬件在检测到数据相关性后阻塞流水线，等待前序指令将结果写回处理器通用寄存器，然后再执行新的指令。该方法设计简单但是会严重影响流水线的效率。
[0025]第二种，使用寄存器重命名和保留站方案。使用寄存器重命名和保留站的方法。该类方法可以一次性解除RAW和WAW等数据相关性问题，具体指在每个执行单元前加入多个保留站，每个保留站需要缓存操作数和站号。如果源寄存器操作数准备就绪，则直接使用源寄存器的值；如果未就绪则使用产生该操作数的保留站站号，则等待该运算结束直接从对应的执行单元得到结果。因此执行单元最终的运算结果除了写回处理器通用寄存器以外，也需要写到需要使用该结果的运算单元保留站。如果出现WAW的相关还需要进行标签替换，即将通用寄存器的结果对应的保留站站号更新为最新指令对应的保留站站号。<本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种指令处理装置，其特征在于，集成于流水线结构的微处理器中，所述装置包括相关性处理模块和指令信息缓存模块，所述指令信息缓存模块中包含指令信息缓存表，其中：所述相关性处理模块，用于根据完成译码的待派遣指令的指令信息和所述指令信息缓存表进行数据相关性检测，对检测到的数据相关性问题进行处理，并在所述数据相关性问题解除后，向下级流水线模块派遣所述待派遣指令，其中，所述指令信息缓存表用于集中存储经由所述相关性处理模块派遣的指令的指令标识和指令缓存信息，所述指令标识用于指示对应指令的身份；所述指令信息缓存模块，用于为所述待派遣指令分配对应的指令标识，并将所述待派遣指令的指令标识和指令缓存信息存储至所述指令信息缓存表。2.根据权利要求1所述的装置，其特征在于，所述对检测到的数据相关性问题进行处理，包括：在检测到写后读相关性问题时，若确定相关指令的运算结果已存在于对应的目标中间寄存器，则生成选通信号，并确定所述写后读相关性问题解除，其中，所述选通信号指示采用所述目标中间寄存器代替所述待派遣指令的源地址寄存器，以将所述目标中间寄存器中的运算结果提供给所述待派遣指令的运算单元。3.根据权利要求2所述的装置，其特征在于，所述指令缓存信息包括写回标志和目的寄存器地址索引，所述写回标志用于指示对应指令的运算结果是否需写入所述目的寄存器地址索引对应的通用寄存器；其中，所述根据待派遣指令的指令信息和所述指令信息缓存表进行数据相关性检测，包括：将待派遣指令的源寄存器地址索引与所述指令信息缓存表中的目的寄存器地址索引进行匹配，若匹配成功，则判断匹配成功的指令对应的写回标志是否指示需写入，若是，则确定检测到写后读相关性问题。4.根据权利要求1所述的装置，其特征在于，所述指令缓存信息包括写回标志，和目的寄存器地址索引，所述写回标志用于指示对应指令的运算结果是否需写入所述目的寄存器地址索引对应的通用寄存器；其中，所述对检测到的数据相关性问题进行处理，包括：在检测到写后写相关性问题时，将所述指令信息缓存表中的相关指令的写回标志修改为指示不需写入，并确定所述写后写相关性问题解除。5.根据权利要求4所述的装置，其特征在于，所述根据待派遣指令的指令信息和所述指令信息缓存表进行数据相关性检测，包括：将待派遣指令的目的寄存器地址索引与所述指令信息缓存表中的目的寄存器地址索引进行匹配，若匹配成功，则判断匹配成功的指令对应的写回标志是否指示需写入，若是，则确定检测到写后写相关性问题。6.根据权利要求1所述的装置，其特征在于，所述指令信息缓存模块中还包含指令仲裁单元，所述指令缓存信息中包括指令优先级；所述指令仲裁单元，用于接收预设流水线模块发送的资源相关仲裁申请，并根据所述指令优先级返回仲裁结果。7....
【专利技术属性】
技术研发人员：申思远，龚永鑫，赵妍妮，吴国锋，
申请(专利权)人：宸芯科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。