寄存器数据管理方法、装置、寄存器模块、计算机设备制造方法及图纸

本申请涉及一种寄存器数据管理方法、装置、寄存器模块、计算机设备。所述方法包括：在读取各寄存器单元的数据过程中，若第一级寄存器单元的数据出现多Bit翻转错误的情况，则逐级向后访问各寄存器单元直至目标寄存器单元，并获取各寄存器单元所连接的纠错模块中的校验信息；根据目标校验信息，从目标寄存器单元逐级向前恢复各寄存器单元的数据，以及对应的各纠错模块中的校验信息。采用本方法能够有效解决电子元器件多Bit翻转错误的问题，还能够抑制多Bit翻转错误的发生，提高了电子元器件的数据安全性与可靠性。的数据安全性与可靠性。的数据安全性与可靠性。

【技术实现步骤摘要】
寄存器数据管理方法、装置、寄存器模块、计算机设备


[0001]本申请涉及集成电路
，特别是涉及一种寄存器数据管理方法、装置、寄存器模块、计算机设备。

技术介绍

[0002]随着集成电子电路技术的发展，出现了编码纠错技术，如ECC纠错技术，ECC纠错技术能够实现错误检查和纠正编码，具有“纠一检二”的效果。
[0003]在高能粒子辐照环境下，电子设备的逻辑状态极易发生翻转，如承担信息存储、处理及传输的大量核心器件，这些核心器件都是单粒子翻转敏感器件，在大气中子辐照环境下，这些核心器件的逻辑状态极易发生翻转。因此，利用编码纠错技术，能够在读取数据之前，对数据内容的校验结果进行自动检查，若出现单Bit翻转错误，可以自动纠正；若出现多Bit翻转错误，则只能通过硬件标志反馈给工作人员，由工作人员处理该多Bit翻转错误。
[0004]在集成电路
中，高集成度的电子元器件不仅可以节约成本，还可以减少寄存器芯片的面积，因此，市场对于高集成度电子元器件的需求越来越大。然而，电子元器件由于高能粒子导致的多Bit翻转错误的概率会随着其集成度的增加而增加，但是，纠错技术无法解决电子元器件多Bit翻转错误的问题。

技术实现思路

[0005]基于此，有必要针对上述技术问题，提供一种能够解决电子元器件多Bit翻转错误的寄存器数据管理方法、装置、寄存器模块、计算机设备。
[0006]第一方面，本申请提供了一种寄存器数据管理方法，寄存器包括多个级联的寄存器单元，且每一级寄存器单元均连接一个纠错模块，该方法包括：在读取各寄存器单元的数据过程中，若第一级寄存器单元的数据出现多Bit翻转错误的情况，则逐级向后访问各寄存器单元直至目标寄存器单元，并获取各寄存器单元所连接的纠错模块中的校验信息；其中，目标寄存器单元为第一次出现单Bit翻转错误的寄存器单元或校验通过的寄存器单元。
[0007]根据目标校验信息，从目标寄存器单元逐级向前恢复各寄存器单元的数据，以及对应的各纠错模块中的校验信息；其中，目标校验信息是指目标寄存器单元对应的纠错模块最新存储的校验信息。
[0008]在其中一个实施例中，校验信息包括ECC校验码。
[0009]在其中一个实施例中，上述寄存器数据管理方法还包括：逐级向各寄存器单元写入数据，以使各寄存器单元对应的纠错模块生成并存储校验信息。
[0010]在其中一个实施例中，上述寄存器数据管理方法可以根据目标校验信息，从目标寄存器单元逐级向前恢复各寄存器单元的数据，包括：根据目标校验信息，确定目标校验信息对应的目标数据。
[0011]从目标寄存器单元逐级向前更新各寄存器单元的数据为目标数据。
[0012]第二方面，本申请还提供了一种寄存器数据管理装置，寄存器包括多个级联的寄存器单元，且每一级寄存器单元均连接一个纠错模块，该装置包括：检测模块，用于在读取各寄存器单元的数据过程中，若第一级寄存器单元的数据出现多Bit翻转错误的情况，则逐级向后访问各寄存器单元直至目标寄存器单元，并获取各寄存器单元所连接的纠错模块中的校验信息。
[0013]恢复模块，用于根据目标校验信息，从目标寄存器单元逐级向前恢复各寄存器单元的数据，以及对应的各纠错模块中的校验信息。
[0014]第三方面，本申请还提供了一种寄存器模块，该寄存器模块包括：多个级联的寄存器单元。
[0015]多个纠错模块，多个纠错模块分别与多个级联的寄存器单元一一对应连接，纠错模块用于存储校验信息。
[0016]处理器，处理器用于执行上述寄存器数据管理方法中任一项的方法的步骤。
[0017]在其中一个实施例中，纠错模块为ECC纠错模块。
[0018]第四方面，本申请还提供了一种计算机设备。该计算机设备包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现上述寄存器数据管理方法中任一项的方法的步骤。
[0019]第五方面，本申请还提供了一种寄存器芯片，寄存器芯片具有地址引脚和数据引脚，包括：多个级联的寄存器单元，其中，第一级寄存器单元用于通过地址引脚和数据引脚连接外部处理器，以支持处理器逐级访问各寄存器单元，并执行上述寄存器数据管理方法中任一项的方法的步骤。
[0020]多个纠错模块，多个纠错模块分别与多个级联的寄存器单元一一对应连接，纠错模块用于存储校验信息。
[0021]第六方面，本申请还提供了一种计算机可读存储介质。所述计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述寄存器数据管理方法中任一项的方法的步骤。
[0022]上述寄存器数据管理方法、装置、寄存器模块、计算机设备、寄存器芯片和存储介质，在读取各寄存器单元的数据过程中，若第一级寄存器单元的数据出现多Bit翻转错误的情况，则逐级向后访问各寄存器单元直至第一次出现单Bit翻转错误的寄存器单元或校验通过的寄存器单元（即目标寄存器单元），并获取各寄存器单元所连接的纠错模块中的校验信息；根据目标寄存器单元对应的纠错模块最新存储的校验信息（即目标校验信息），从目标寄存器单元逐级向前恢复各寄存器单元的数据，以及对应的各纠错模块中的校验信息；通过对这种级联结构的寄存器单元的轮询方式，在寄存器数据出现多Bit翻转错误的情况时，可以及时恢复数据，保证数据的正确读取。高集成度的电子元器件搭载该寄存器数据管理方法后，能够实现电子元器件多Bit翻转错误的自动纠正，可以有效解决多Bit翻转错误的问题，提高了数据读取的准确性以及安全可靠性。
附图说明
[0023]图1为一个实施例中寄存器数据管理方法的应用环境图及寄存器模块的结构示意图；图2为一个实施例中寄存器数据管理方法的流程示意图之一；图3为一个实施例中寄存器数据管理方法的流程示意图之二；图4为一个实施例中寄存器数据管理方法的数据写入流程示意图；图5为一个实施例中寄存器数据管理装置的结构框图；图6为一个实施例中计算机设备的内部结构图；图7为一个实施例中寄存器芯片的结构框图。
具体实施方式
[0024]为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
[0025]本申请实施例提供的寄存器数据管理方法，可以应用于如图1所示的应用环境中。其中，寄存器200和处理器400之间通过寻址总线和数据线进行通信。寄存器200包括多个级联的寄存器单元202，以及多个纠错模块204，多个纠错模块204分别与多个级联的寄存器单元202一一对应连接，纠错模块204用于存储校验信息。处理器400可通过总线寻址，向各寄存器单元202写入寄存器值等数据。当需要读取寄存器200中的数据时，处理器400也可以基于总线寻址逐级读取各寄存器单元202的数据。若从第一级寄存器单元202读取的数据发生多Bit翻转错误，则轮询级联的寄存器单元202，直至第一次出现单Bit翻转错误的寄存器单元或本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种寄存器数据管理方法，其特征在于，所述寄存器包括多个级联的寄存器单元，且每一级所述寄存器单元均连接一个纠错模块，所述方法包括：在读取各所述寄存器单元的数据过程中，若第一级寄存器单元的数据出现多Bit翻转错误的情况，则逐级向后访问各寄存器单元直至目标寄存器单元，并获取各所述寄存器单元所连接的纠错模块中的校验信息；其中，所述目标寄存器单元为第一次出现单Bit翻转错误的寄存器单元或校验通过的寄存器单元；根据目标校验信息，从所述目标寄存器单元逐级向前恢复各寄存器单元的数据，以及对应的各所述纠错模块中的校验信息；其中，所述目标校验信息是指目标寄存器单元对应的纠错模块最新存储的校验信息。2.根据权利要求1所述的方法，其特征在于，所述校验信息包括ECC校验码。3.根据权利要求1所述的方法，其特征在于，所述方法还包括：逐级向各寄存器单元写入数据，以使各所述寄存器单元对应的纠错模块生成并存储校验信息。4.根据权利要求1所述的方法，其特征在于，所述根据目标校验信息，从所述目标寄存器单元逐级向前恢复各寄存器单元的数据，包括：根据目标校验信息，确定所述目标校验信息对应的目标数据；从所述目标寄存器单元逐级向前更新各所述寄存器单元的数据为所述目标数据。5.一种寄存器数据管理装置，其特征在于，所述寄存器包括多个级联的寄存器单元，且每一级所述寄存器单元均连接一个纠错模块，所述装置包括：检测模块，用于在读取各所述寄存器单元的数据过程中，若第一级寄存器单元的数据出现多Bit翻转错误的情况，则逐级向后访问各寄存器单元直至目标寄存器单元，...

【专利技术属性】
技术研发人员：董飞龙，习伟，姚浩，陈军健，陶伟，关志华，张巧惠，向柏澄，邓清唐，邝野，
申请(专利权)人：南方电网数字电网研究院有限公司，
类型：发明
国别省市：