【技术实现步骤摘要】
验证利用AEI OVL补偿套刻精度是否有效的方法
[0001]本申请涉及半导体
,具体涉及一种验证利用AEI OVL补偿套刻精度是否有效的方法。
技术介绍
[0002]随着IC芯片制程工艺的不断提升,对于先进制程工艺,尤其是28nm节点以下,对套刻精度(Overlay,OVL)的要求越来越高。一般在曝光、显影之后对晶圆进行ADI(显影后检查)OVL量测,某些特殊刻蚀工艺会对晶圆的AEI(刻蚀后检查)OVL影响较大,实际生产中也可以经过AEI OVL补偿反馈,改善ADI OVL与AEI OVL之间的偏差(ADI OVL减AEI OVL)。如何验证基于AEI OVL补偿的套刻精度的准确性,显得尤为重要。
技术实现思路
[0003]本申请提供了一种验证利用AEI OVL补偿套刻精度是否有效的方法,可以解决如何验证基于AEI OVL补偿的套刻精度的准确性的问题。
[0004]本申请提供了一种验证利用AEI OVL补偿套刻精度是否有效的方法,包括:
[0005]选取显影后套刻偏差合格的晶圆作为待验 ...
【技术保护点】
【技术特征摘要】
1.一种验证利用AEI OVL补偿套刻精度是否有效的方法,其特征在于,包括:选取显影后套刻偏差合格的晶圆作为待验证晶圆;对所述待验证晶圆进行曝光、显影以得到显影后套刻标记图形;对所述待验证晶圆进行刻蚀以得到刻蚀后套刻标记图形,其中,在光刻过程中利用AEI OVL来补偿套刻精度;根据所述显影后套刻标记图形和所述刻蚀后套刻标记图形,判断是否存在补偿偏差;若存在所述补偿偏差,则根据不同层的刻蚀后套刻标记图形,获取套刻偏差;通过电子束扫描和电镜扫描,获取所述待验证晶圆上的AEI特征图形的关键尺寸;根据不同层的AEI特征图形的关键尺寸,获取特征图形偏差;根据所述套刻偏差和所述特征图形偏差,进行点对点建模以得到拟合曲线,并获取所述拟合曲线的K值和相关系数R2;以及根据所述相关系数R2以及所述K值,判断利用AEI OVL来补偿套刻精度的方式是否有效。2.根据权利要求1所述的验证利用AEI OVL补偿套刻精度是否有效的方法,其特征在于,所述根据所述相关系数R2以及所述K值,判断利用AEI OVL来补偿套刻精度的方式是否有效的步骤包括:若所述相关系数R2大于0.7以及所述K值接近1,则判定利用AEI OVL来补偿套刻精度的方式有效。3.根据权利要求1所述的验证利用AEI OVL补偿套刻精度是否有效的方法,其特征在于,所述若存在所述补偿偏差,则根据不同层的刻蚀后套刻标记图形,获取套刻偏差的步骤包括:若存在所述补偿偏差,则根据不同层的刻...
【专利技术属性】
技术研发人员:姜冒泉,金乐群,李玉华,陈建,李锦茹,
申请(专利权)人:华虹半导体无锡有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。