一种基于Chiplet架构的申威双显卡嵌入式系统技术方案

本发明专利技术涉及嵌入式技术领域，特别涉及一种基于Chiplet架构的申威双显卡嵌入式系统，包括Chiplet架构芯片、景美JM9100M显示芯片、CPLD芯片、DDR3颗粒、DDR4颗粒、Flash芯片、外围接口电路、高速和低速接口信号、电源模块和时钟模块。申威威焱831处理器和申威ICH2套片通过PCIe信号互连的异构组合构成Chiplet架构芯片，并且结合CPLD芯片、Flash芯片、DDR3颗粒、DDR4颗粒组成集显系统，Chiplet架构芯片引出PCIe4.0X8信号连接景美JM9100M显示芯片，通过CPLD芯片控制系统上电和复位时序，保证双显卡系统稳定运行。本发明专利技术基于申威威焱831处理器和ICH2套片的Chiplet架构系统处理速度更快，性能更高，嵌入式接口覆盖率广，同时集显

【技术实现步骤摘要】
一种基于Chiplet架构的申威双显卡嵌入式系统


[0001]本专利技术涉及嵌入式
，特别涉及一种基于Chiplet架构的申威双显卡嵌入式系统。

技术介绍

[0002]目前嵌入式技术的快速发展，以及日益增多的芯片应用和设计，工业控制、通信和信号处理等领域对嵌入式计算模块的可靠性要求越来越高。嵌入式类芯片种类多，应用面广，需求多样，在通信、工控以及消费类电子等领域有大量的应用需求。全球处理器市场中，嵌入式市场的产品占据近三分之一市场份额。以PowerPC、ARM系列为代表的嵌入式芯片仍然占据了我国大部分军用、民用领域的市场份额。特别是受到华为，中兴事件的启发，国家正处在实现软硬件国产化进程的关键阶段，处理器核心技术必须自主可控。
[0003]Chiplet技术的异构架构强大的运算性能和数据处理速度优势已经过多方面的证明，基于自主指令集和架构研发设计的申威处理器和套片更是拥有核心技术和发展主导权，申威121处理器是基于第三代SW64核心的国产嵌入式处理器，主要面向嵌入式应用需求，但整体性能偏弱，已经逐渐被市场淘汰，并且国内其他CPU厂商对嵌入式芯片的研究基本是基于X86、ARM架构和国外授权，对于Chiplet技术的应用还未成熟，仅有极少数产品推出商用版本，存在随时被制裁的风险。鉴于以上，以Chiplet技术为基础结合申威威焱831处理器和套片的设计，完全自主可控并且凭借其高运算性能、高可靠、接口资源丰富等优点可以完全满足高端嵌入式市场领域需求。

技术实现思路

[0004]本专利技术的目的在于提供一种基于Chiplet架构的申威双显卡嵌入式系统，本专利技术采用处理器和套片互连的Chiplet架构为核心组成的集显系统配合国产显示芯片的独显系统可覆盖多行业的显示需求，多接口、全国产化设计的嵌入式系统满足工控、信号处理、轨道交通等多领域的控制、监视或者辅助操作的市场需求，核心技术自主可控，为摆脱国外技术限制，实现芯片全国产替代提供有力支持。
[0005]为解决上述技术问题，本专利技术提供了一种基于Chiplet架构的申威双显卡嵌入式系统，包括：Chiplet架构芯片、景美JM9100M显示芯片、CPLD芯片、DDR3颗粒、DDR4颗粒、Flash芯片和外围接口电路；
[0006]所述DDR4颗粒、所述Flash芯片、所述CPLD芯片和所述外围接口电路均与所述景美JM9100M显示芯片直接相连构成独显系统；其中所述Chiplet架构芯片通过向外引出的1组PCIe X8信号与所述景美JM9100M显示芯片连接，并向外提供HDMI、VGA、eDP、UART、IIC、GPIO、PWM、JTAG多种接口信号；
[0007]所述CPLD芯片、所述DDR3颗粒、所述DDR4颗粒、所述Flash芯片和所述外围接口电路均与所述Chiplet架构芯片直接相连构成集显系统；其中所述DDR3颗粒和所述DDR4颗粒分别与申威ICH2套片和申威威焱831处理器相连，通过所述CPLD芯片控制本地系统的开机、
复位功能、状态监控。
[0008]优选的，所述Chiplet架构芯片由申威威焱831处理器和申威ICH2套片内部通过1组PCIe X8信号互连而成，同时向外引出3组PCIe X8信号，以及多组SATA、USB、RGMII、DVO高速接口信号和UART、SPI、GPIO、LPC、PS/2、JTAG低速接口信号。
[0009]优选的，所述景美JM9100M显示芯片包括1组PCIe4.0 X8主机接口，全国产化设计，自主可控，支持2组DDR4数据通道，可作为高性能显示应用在桌面办公以及工业控制等领域。
[0010]优选的，所述独显系统中的所述外围接口电路由MIPI转换电路和CAN转换电路组成；所述集显系统中的所述外围接口电路由PHY电路、LVDS转换电路和RS485/RS422/RS232转换电路组成，通过信号转换提供嵌入式系统常用的接口信号。
[0011]优选的，还包括高速和低速接口信号，高速接口信号由PCIe、MiniPCIe、SATA、USB、RJ45、HDMI、VGA、LVDS、eDP、MIPI信号组成；低速接口信号由UART、IIC、SPI、LPC、GPIO、I2S、CAN、RS485/RS422/RS232信号组成。
[0012]优选的，还包括电源模块，所述电源模块由多组DC
‑
DC电源转换芯片和DDR VTT终端稳压芯片组成，12V直流电压通过所述电源模块转换为系统所需的内核电源、IO电源、外设电源和内存电源。
[0013]优选的，还包括时钟模块，所述时钟模块由单端有源晶振、差分晶振和时钟发生器组成；所述单端有源晶振和所述差分晶振提供系统启动所需要的主时钟，所述时钟发生器主要应用于基于PCIe信号工作的芯片、PCIe系列插槽、显卡芯片以及外设的参考时钟。
[0014]优选的，所述CPLD芯片为安路EF2L45BG256B；所述DDR3颗粒为HXB15H4G800AF；所述DDR4颗粒为长鑫CXDQ3A8AM；所述Flash芯片为复旦微FM25W128；所述PHY电路芯片为裕太微YT8511C；所述LVDS转换电路芯片为GM8285C；所述RS485/RS422/RS232转换电路芯片为CH384；所述MIPI转换电路芯片为LT6911UXC；所述CAN转换电路芯片为CSM300A；所述RS232收发器芯片为SIT3232E；所述电源模块主要为长工微IS6608A、ISM6401A和IS6630A；所述时钟模块主要为扬兴有源晶振YSO680PR系列、差分晶振YSO230LR系列和58所时钟发生器J9FG0841。
[0015]优选的，所述独显系统向外引出HDMI、VGA、MIPI、I2S、eDP、CAN、IIC、PWM、QSPI、GPIO、JTAG接口；所述集显系统向外引出PCIe、LVDS、SATA、USB、LPC、PS/2、GPIO、JTAG、SPI、UART、RJ45、RS232/RS485/RS422接口。
[0016]优选的，系统的上下电控制信号以及状态、复位信号均连接至所述CPLD芯片上，通过IIC接口完成对系统的电源和时序的控制；系统上电完成后，通过SPI接口数据总线加载启动程序，最终完成系统启动。
[0017]优选的，所述Chiplet架构芯片的RGMII接口信号经过PHY电路芯片转换引出千兆以太网接口信号，连接RJ45接口，提供系统与外设进行数据交换通道；所述Chiplet架构芯片的DVO接口信号与LVDS转换电路相连，其DVO接口规格为24bit位，向外扩展出LVDS标准显示接口信号，进而与显示设备连接。所述Chiplet架构芯片的SATA和USB高速接口信号可扩展出3路SATA3.0和6路USB 3.0接口信号，可用于外接系统盘、数据盘、WIFI模块、蓝牙模块等。所述Chiplet架构芯片的LPC接口信号可用于LPC总线协议的低速信号通信和数据传输；所述Chiplet架构芯片的PS/2接口信号可实现传统PS/2键盘本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于Chiplet架构的申威双显卡嵌入式系统，其特征在于，包括：Chiplet架构芯片、景美JM9100M显示芯片、CPLD芯片、DDR3颗粒、DDR4颗粒、Flash芯片和外围接口电路；所述DDR4颗粒、所述Flash芯片、所述CPLD芯片和所述外围接口电路均与所述景美JM9100M显示芯片直接相连构成独显系统；其中所述Chiplet架构芯片通过向外引出的1组PCIe X8信号与所述景美JM9100M显示芯片连接，并向外提供HDMI、VGA、eDP、UART、IIC、GPIO、PWM、JTAG多种接口信号；所述CPLD芯片、所述DDR3颗粒、所述DDR4颗粒、所述Flash芯片和所述外围接口电路均与所述Chiplet架构芯片直接相连构成集显系统；其中所述DDR3颗粒和所述DDR4颗粒分别与申威ICH2套片和申威威焱831处理器相连，通过所述CPLD芯片控制本地系统的开机、复位功能、状态监控。2.如权利要求1所述的一种基于Chiplet架构的申威双显卡嵌入式系统，其特征在于，所述Chiplet架构芯片由申威威焱831处理器和申威ICH2套片内部通过1组PCIe X8信号互连而成，同时向外引出3组PCIe X8信号，以及多组SATA、USB、RGMII、DVO高速接口信号和UART、SPI、GPIO、LPC、PS/2、JTAG低速接口信号。3.如权利要求2所述的一种基于Chiplet架构的申威双显卡嵌入式系统，其特征在于，所述景美JM9100M显示芯片包括1组PCIe4.0 X8主机接口，支持2组DDR4数据通道。4.如权利要求3所述的一种基于Chiplet架构的申威双显卡嵌入式系统，其特征在于，所述独显系统中的所述外围接口电路由MIPI转换电路和CAN转换电路组成；所述集显系统中的所述外围接口电路由PHY电路、LVDS转换电路和RS485/RS422/RS232转换电路组成，通过信号转换提供嵌入式系统常用的接口信号。5.如权利要求4所述的一种基于Chiplet架构的申威双显卡嵌入式系统，其特征在于，还包括高速和低速接口信号，高速接口信号由PCIe、MiniPCIe、SATA、USB、RJ45、HDMI、VGA、LVDS、eDP、MIPI信号组成；低速接口信号由UART、IIC、SPI、LPC、GPIO、I2S、CAN、RS485/RS422/RS232信号组成。6....

【专利技术属性】
技术研发人员：郭旭，陆晓峰，王宇，莫浩鑫，陆淳炀，殷军章，贾剑锋，陈涛，
申请(专利权)人：中电科申泰信息科技有限公司，
类型：发明
国别省市：