半导体装置、用于制造半导体装置的方法和电子装置制造方法及图纸

提供了：一种半导体装置，能够以更高的精度和更高的产量制造，而不需要复杂的处理，诸如在其中安装外部连接端子的状态下对过模孔的加工；半导体装置的制造方法；以及具有该半导体装置的电子装置。本发明专利技术被配置为包括：第一封装，包括集成电路的裸片；保护膜，设置在裸片的上表面上并且具有比裸片更大的表面积；第一成型材料，覆盖裸片的外周边；多个过模孔，穿透第一成型材料和保护膜并且通过将保护膜的穿透直径减小至小于第一成型材料的穿透直径而形成；种子层，形成在过模孔的上端处并且在过模孔的外围侧表面上；以及外部连接端子，连接至过模孔的下端；以及第二封装，安装在第一封装的保护膜的上表面上并连接至过模孔的上端。端。端。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置、用于制造半导体装置的方法和电子装置


[0001]本公开涉及根据半导体封装的高集成度的半导体装置，具体地，堆叠和安装扇出芯片尺寸封装(FO
‑
CSP)和另封装的堆叠封装(PoP)，用于制造半导体装置的方法，以及包括该半导体装置的电子装置。

技术介绍

[0002]在现有技术中，通过晶体管和布线的小型化已经实现了半导体元件性能的提高。然而，随着小型化的发展，由于无供电元件等的副作用而导致的性能改善的步伐的降低以及开发和制造成本的增加已经成为问题。因此，近年来，通过最佳的处理制造具有不同功能的集成电路的裸片或封装，并使用贯通电极等三维堆叠，由此开发了半导体元件的集成和高性能。
[0003]因此，作为半导体封装的高集成度的示例，已经宣布了基于例如封装与另一封装堆叠在彼此上并安装的堆叠封装(PoP)、精细间距球栅阵列(FBGA)、晶圆级芯片尺寸封装(WLCSP)、进一步开发的扇出晶圆级封装(FOWLP)等的封装。
[0004]然而，当集成电路的裸片或封装被三维集成时，有必要减小基板的厚度，这导致缺乏机械强度、由本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体装置，包括：第一封装，包括：集成电路的裸片，保护膜，设置在所述裸片的上表面上，所述保护膜的面积大于所述裸片的面积，第一成型材料，覆盖所述裸片的外周边，多个过模孔，形成为穿透所述第一成型材料和所述保护膜，所述多个过模孔在所述保护膜的穿透直径上小于所述第一成型材料的穿透直径，种子层，形成在所述过模孔的上端部和所述过模孔的外围侧表面上，以及外部连接端子，连接至所述过模孔的下端部；以及第二封装，放置在所述第一封装的保护膜的上表面上并连接至所述过模孔的上端部。2.根据权利要求1所述的半导体装置，其中，形成设置在所述裸片的上表面上的所述保护膜，使得所述裸片与所述保护膜接触的表面更薄。3.根据权利要求1所述的半导体装置，其中，形成设置在所述裸片的上表面上的所述保护膜，使得所述裸片与所述保护膜接触的表面是能够装配所述裸片的通孔。4.根据权利要求1所述的半导体装置，其中，在所述保护膜的上表面上形成连接至所述过模孔的至少一个第二重分布层。5.根据权利要求4所述的半导体装置，其中，在所述第二重分布层上形成所述第二封装的连接端子。6.根据权利要求1所述的半导体装置，其中，穿透所述裸片以连接至所述裸片的布线层的贯通电极被钻孔。7.根据权利要求1所述的半导体装置，其中，所述过模孔和所述第二封装的连接端子连接在所述保护膜中。8.根据权利要求1所述的半导体装置，其中，所述外部连接端子形成为经由第一重分布层连接至所述过模孔的下端部。9.一种用于制造半导体装置的方法，所述方法包括：形成保护膜并在所述保护膜中形成过模孔的处理；在形成所述过模孔之后，将集成电路的裸片接合至形成所述过模孔的所述保护膜的表面，以在接合所述裸片的表面侧上形成第一封装的处理；以及在所述第一封装的未接合所述裸片的表面侧上形成第二封装的处理。10.根据权利要求9所述的用于制造半导体装置的方法，其中，形成保护膜并在所述保护膜中形成过模孔的处理包括：将粘合剂施加至支撑基板的处理；在所述粘合剂的上表面上形成所述保护膜的处理；根据所述过模孔的上端部的平面形状和所述裸片的平面形状图案化所述保护膜的处理；在已经图案化的所述保护膜的上表面上形成种子层的处理；以及根据所述过模孔的下端部的形状在所述种子层的上表面上形成抗蚀剂掩模的处理。11.根据权利要求9所述的用于制造半导体装置的方法，其中，形成保护膜并在所述保护膜中形成过模孔的处理...

【专利技术属性】
技术研发人员：重岁卓志，
申请(专利权)人：索尼半导体解决方案公司，
类型：发明
国别省市：