一种EEPROM存储器中存储数据的方法技术

电可擦除可编程只读存储器中存储数据的方法，包括将接收的高速缓存行存储到高速缓存器，每一高速缓存行与只读存储器的多个块的一个标识块中的一个地址相关；在高速缓冲缓存器为满时，将与一个同样标识的块相关的每一高速缓存行从缓存器拷贝到多个保持缓存器的一个同样的保持缓存器；将缓存器中的每一个所复制的高速缓存行标记为无效；将同一保持缓存器中的标识为无效的每一高速缓存行用来自同一所标识的块的一个对应的有效的高速缓存行来替换；擦除同一所标识的块；将同一保持缓存器复制到同一所标识的块。制到同一所标识的块。

【技术实现步骤摘要】
一种EEPROM存储器中存储数据的方法
[0001]本专利技术涉及计算机系统，特别涉及将一个快速EEPROM 存储器阵列用作计算机系统中的主存储器的方法和装置。
[0002]近来，快速电可擦可编程只读存储器（EEPROM）存储设备作为一种新型的永久存储器已被应用到存储器阵列中。一个快速EEPROM存储器阵列由大量的浮栅金属
‑
氧化物
‑
硅场效应晶体管器件构成，这些器件利用在不同的存储器状态下访问单个单元并设置那些单元的存储器晶体管的电路，以典型的行和列形式排列成存储器单元。这种晶体管可通过在浮栅上存储电荷而被编程。当该阵列被断电时，该电荷被保持。在读取该器件时可检测该电荷的有（一个“0”或被编程状态）或无（一个“1”或擦除状态）。
[0003]这些阵列被设计成用于完咸以前由数字系统，特别是计算机系统中的其它形式的存储器完成的多种操作。例如，快速存储器正被用于取代计算机系统的各种只读存储器，如基本输入输出启动（BIOS ）存储器。适当编程快速存储器的能力提供了优于大多数现有EPROM存储器的优点。最近，快速存储器已被用于提供更小更轻而功能上等同于一个机电硬盘驱动器的存储器。由于快速存储器读取速度更快而且对于物理损伤不象机电硬盘驱动器那样敏感，从而使其非常有用。在空间非常宝贵且重量尤其重要的便携式计算机中，快速硬盘驱动存储器尤为重要。
[0004]通常，一个快速EEPROM存储器阵列被分成多个相互连接的数据块，以使存储器单元的每个数据块可被同时擦除。这种擦除将数据块中的所有单元置为被擦除状态。此后，一个单元可单独被编程以存储数据。由于一个存储器阵列数据块的所有晶体管是为了被同时擦除而连在一起的，所以一个被编程状态下的单元不能被转换到擦除状态，直到该阵列的整个数据央被擦除为止。然而，一个机电硬盘驱动器典型地将信息存储在磁盘的第一区域并在该信息发生变化时重写该盘的同一区域，对于一个快速EEPROM存储器阵列来说，不擦除与无效信息一起保存在该数据块中的所有有效信息是不可能的。因此，在现有技术中，当数据项的信息发生变化时，新信息被写到一个新的存储器区域，而不是盖写在旧数据上；并且将该旧数据标记为无效。然后，在一个数据块的足够多的部分被标记为无效并且只有在保留在该数据块中的所有有效信息被写到新的存储器区域之后，才可以擦除整个数据块。
[0005]通常，可以以与动态随机存取存储器（DRAM）相同的速率和大于机电硬盘驱动器的速率来读快速存储器，因为对一个行列阵列的访问要比访问一个旋转磁盘快得多。但是，由于对一个快速设备进行写操作所需的电平非常大，所以即使是写到快速存储器的一个空数据块上所花费的时间也比写到DRAM上花费的时间长。而且，由于变化的数据没有直接覆盖一个快速存储器数据块中的无效数据，而是被写到一个新的区域，旧数据被无效掉，且带有无效数据的数据块最终被擦除，所以写到快速存储器的平均时间要比写到 DRAM的平均时间长得多。
[0006]这样，虽然快速存储器在计算机系统中已被用于实现多种功能，但是还没有被用作主存储器，尽管它不需要刷新周期和附带的功率消耗并提供了数据的永久存储。人们认为用于快速存储器写操作的时间太长以致于不能将快速存储器用作主存储器。
[0007]人们希望在计算机系统中将快速存储器用作主存储器。因此，本专利技术的一个目的
是提供在计算机系统中用于将快速存储器用作主存储器的装置和方法。
[0008]根据本专利技术，一种在一个快速电可擦除可编程只读存储器中存储数据的方法，包括如下步骤:a）将所接收的高速缓存行存储到一个高速缓冲缓存器，其中每一个高速缓存行与非易失性存储器的多个块的一个所标识块中的一个地址相关；b）在达到一个阈值的状态时，将与一个同样所标识的块相关的每一高速缓存行从该高速缓冲缓存器拷贝到多个保持缓存器的一个同样的保持缓存器；c）将该高速缓冲缓存器中的每一个所复制的高速缓存行标记为无效；d）将该同一保持缓存器中的标识为无效的每一高速缓存行用来自该同一所标识的块的一个对应的有效的高速缓存行来替换；e）擦除该同一所标识的块；以及f）将该同一保持缓存器复制到该同一所标识的块。
附图说明
[0009]通过参照下列附图的详细说明，可以更好地理解本专利技术的目的和特征。在这几个图中，相似的元件用相似的标记来表示。
[0010]图1是依据本专利技术设计的计算机系统的方框图。
[0011]图2是依据本专利技术而设计的、用作图1所示系统的主存储器的快速存储器阵列的方框图。
[0012]图3是用于说明依据本专利技术而设计的快速存储器阵列中的数据存储的示意图。
[0013]图4是用于说明依据本专利技术的方法的流程图。
[0014]下面的部分详细描述中使用了符号标记来表示对一个计算机存储器中数据位的操作。这些描述和表示方法是数据处理领域的技术人员用来向本领域其他技术人员表达其工作实质内容的最有效的方法。所述的操作是那些需要物理量的物理控制的操作。尽管不是必然的，但这些物理量通常采用能被存储、传送、组合、比较及进行其它操作的电或磁信号的形式。主要是常用的缘故，将这些信号作为位（BIT）、数值（VALUE）、元素（ELEMENT）、符号（SYMBOL）、字符（CHARACTER）、项（TERM）、数字（NUMBER）等已证明是很方便的、但是，应当记住所有这些及相似的项是与适当的物理量相关的，并且它们只是为方便地应用这些物理量而采用的标记。
[0015]而且，所执行的操作通常是针对项（TERM）的，如相加或比较，它们通常与操作员所进行的思维操作有关。在这里描述的构成本专利技术的一部分的操作中，在大多数情况下不需要或不希望加入了操作员的因素；这些操作是机器操作。用于执行本专利技术操作的有用机器包括通用的数字计算机或其它类似的设备。应当记住在所有情况下操作计算机的方法操作与计算方法本身之间的区别。本专利技术涉及一种用于操作计算机以在处理电或其它（如机械，化学）物理信号的过程中产生其他所需的物理信号的方法和装置。
[0016] 现参照图1，说明依据本专利技术的一个实施例而配置的计算机系统10。所示的系统10包括一个执行各种指令以控制系统10的操作的中央处理单元11。中央处理单元11通常通过一条处理器总线与一个桥接电路14相连接，该桥接电路控制对一个适用于在系统10各种部件之间传送信息的输入/输出总线12的访问。在图1中，总线12最好是外围部件互连（PCI）
总线或其它尤其适于提供数据快速传送的局部总线。在图1选择这种总线的目的只是为了进行说明。在一个典型的系统10 中，各种不同的输入/输出设备被连接到总线12 上，作为总线主控器和总线受控器电路。例如，在本示例中，永久存储器15可被连接到PCI总线12上作为一个总线受控器电路。其他的输入/输出设备，如声音板（ SOUND BOARDS）、帧缓冲存储器等也可连接到总线12上。
[0017] 桥接电路14也可由一条存储器总线通过一个次级高速缓冲存储器16（通常称作L2 ，高速缓冲存储器）而被连接到主存储器13。主存储器1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种在一个快速电可擦除可编程只读存储器中存储数据的方法，包括如下步骤：a）将所接收的高速缓存行存储到一个高速缓冲缓存器，其中每一个高速缓存行与非易失性存储器的多个块的一个所标识块中的一个地址相关；b）在达到一个阈值的状态时，将与一个同样所标识的块相关的每一高速缓存行从该高速缓冲缓存器拷贝到多个保持缓存器的一个同样的保持缓存器；c）将该高速缓冲缓存器中的每一个所复制的高速缓存行标记为无效；d）将该同一保持缓存器中的标识为无效的每一高速缓存行用来自该同一所标识的块的一个对应的有效的高速缓存行来替换；e）擦除该同一所标识的块；以及f）将该同一保持缓存器复制到该同一所标识的块。2.权利要求1的方法，其特征在于步骤a），还包括以下步骤：i）以一个所选择接收的高速缓存行替换一个高速缓冲缓存器行项，如果该高速缓冲缓存器行项具有与该所选择接...

【专利技术属性】
技术研发人员：苏洪恩，陈志军，
申请(专利权)人：四川乐鸿科技有限公司，
类型：发明
国别省市：