应用于功率开关管的放电电路与电子设备制造技术

本申请公开了一种应用于功率开关管的放电电路与电子设备。放电电路包括第一放电支路、第二放电支路与钳位支路。第一放电支路的第一端与功率开关管的第一端连接，第一放电支路用于为功率开关管第一端的第一电压提供放电回路。第二放电支路的第一端与功率开关管的第二端连接，第二放电支路用于为负载上的第二电压提供放电回路。钳位支路的第一端与第一放电支路的第一端连接，钳位支路的第二端与第二放电支路的第一端连接，钳位支路用于在第二电压与第一电压之间的差值大于预设差值阈值时，基于第二电压将第一电压钳位。通过上述方式，能够在功率开关管关断过程中降低功率开关管第一端与第二端之间的电压，以防止功率开关管被损坏。被损坏。被损坏。

【技术实现步骤摘要】
应用于功率开关管的放电电路与电子设备


[0001]本申请涉及电子电路
，特别是涉及一种应用于功率开关管的放电电路与电子设备。

技术介绍

[0002]金属氧化物场效应晶体管(MOSFET)是一种可以广泛使用在模拟电路与数字电路的场效晶体管(field
‑
effect transistor)。MOSFET依照其“通道”(工作载流子)的极性不同，可分为N型与P型的两种类型，通常又称为NMOSFET与PMOSFET。MOSFET常常被用来作为功率传输开关管，例如手机充电应用中，手机充电适配器通过开关管对手机充电。这个开关管，可以使用NMOSFET，也可以使用PMOSFET。
[0003]另外，由于便携设备电池快充的需求，充电电压也逐渐增加，从最早的5V，然后到12V，再到20V、24V、28V，而最新的充电规格已经到达48V。逐渐增高的充电电压，对MOSFET的栅极驱动电路(gate driver)提出更高的要求，需要充分考虑MOSFET本身的耐压范围与高压保护。尤其在MOSFET关断过程中，如何实现MOSFET的高压保护就显得尤为重要。

技术实现思路

[0004]本申请旨在提供一种应用于功率开关管的放电电路与电子设备，能够在功率开关管关断过程中降低功率开关管第一端与第二端之间的电压，以防止功率开关管被损坏。
[0005]为实现上述目的，第一方面，本申请提供一种应用于功率开关管的放电电路，所述功率开关管的第二端分别与滤波电容及负载连接，所述功率开关管的第三端与输入电压连接，所述放电电路包括：
[0006]第一放电支路，所述第一放电支路的第一端与所述功率开关管的第一端连接，所述第一放电支路用于为所述功率开关管第一端的第一电压提供放电回路；
[0007]第二放电支路，所述第二放电支路的第一端与所述功率开关管的第二端连接，所述第二放电支路用于为所述负载上的第二电压提供放电回路；
[0008]钳位支路，所述钳位支路的第一端与所述第一放电支路的第一端连接，所述钳位支路的第二端与所述第二放电支路的第一端连接，所述钳位支路用于在所述第二电压与所述第一电压之间的差值大于预设差值阈值时，基于所述第二电压将所述第一电压钳位。
[0009]在一种可选的方式中，所述钳位支路包括第一电流源子支路、降压子支路与钳位子支路：
[0010]所述降压子支路的第一端分别与所述钳位子支路的第二端及所述功率开关管的第二端连接，所述降压子支路的第二端分别与所述第一电流源子支路的第一端及所述钳位子支路的第一端连接，所述钳位子支路的第三端与所述功率开关管的第一端连接；
[0011]所述第一电流源子支路用于在所述功率开关管的第一端放电时输出第一电流；
[0012]所述降压子支路用于在所述功率开关管的第一端放电时导通，以基于所述第一电流产生压降，并将所述第二电压降低所述压降后输出第三电压至所述钳位子支路的第一
端；
[0013]所述钳位子支路用于在所述第二电压与所述第一电压之间的差值大于预设差值阈值时导通，以基于所述第二电压将所述第一电压钳位；
[0014]其中，在所述第二电压与所述第一电压之间的差值大于预设差值阈值时，所述第一电压小于所述第三电压。
[0015]在一种可选的方式中，所述钳位支路还包括第二电流源子支路与电阻子支路；
[0016]所述第二电流源子支路的第一端与所述功率开关管的第二端连接，所述第二电流源子支路的第二端分别与所述降压子支路的第三端及所述电阻子支路的第一端连接，所述电阻子支路的第二端与所述降压子支路的第二端连接；
[0017]所述第二电流源子支路用于在所述功率开关管的第一端停止放电时输出第二电流；
[0018]所述电阻子支路用于基于所述第二电流生成第四电压；
[0019]所述降压子支路还用于在接收到所述第四电压时关断，以停止输出所述第三电压至所述钳位子支路的第一端；
[0020]所述钳位子支路还用于在未接收到所述第三电压时关断。
[0021]在一种可选的方式中，所述第一放电支路包括第一NMOS管与第一电阻；
[0022]所述第一电阻的第一端与所述功率开关管的第一端连接，所述第一电阻的第二端与所述第一NMOS管的非栅极的第一端连接，所述第一NMOS管的非栅极的第二端接地；
[0023]在所述功率开关管的第一端放电时，所述第一NMOS管导通。
[0024]在一种可选的方式中，所述第二放电支路包括第二NMOS管与第二电阻；
[0025]所述第二电阻的第一端与所述功率开关管的第二端连接，所述第二电阻的第二端与所述第二NMOS管的非栅极的第一端连接，所述第二NMOS管的非栅极的第二端接地；
[0026]在所述功率开关管的第一端放电时，所述第二NMOS管导通。
[0027]在一种可选的方式中，所述第一电流源子支路包括电压源、第三NMOS管、第四NMOS管、第五NMOS管与第六NMOS管；
[0028]所述电压源的负极与所述第三NMOS管的栅极连接，所述第三NMOS管的漏极与所述降压子支路的第二端连接，所述第三NMOS管的源极与所述第四NMOS管的非栅极的第一端连接，所述第四NMOS管的非栅极的第二端与所述第五NMOS管的非栅极的第一端连接，所述第五NMOS管的栅极与所述第六NMOS管的栅极、所述第六NMOS管的非栅极的第一端及所述电压源的正极连接，所述第五NMOS管的非栅极的第二端及所述第六NMOS管的非栅极的第二端均接地；
[0029]在所述功率开关管的第一端放电时，所述第四NMOS管导通。
[0030]在一种可选的方式中，所述降压子支路包括第一PMOS管、第二PMOS管与第三电阻；
[0031]所述第一PMOS管的非栅极的第一端与所述功率开关管的第二端连接，所述第一PMOS管的栅极分别与所述第一PMOS管的非栅极的第二端及所述第二PMOS管的源极连接，所述第二PMOS管的漏极与所述第三电阻的第一端连接，所述第三电阻的第二端与所述钳位子支路的第一端连接。
[0032]在一种可选的方式中，所述钳位子支路包括第七NMOS管、第八NMOS管、第四电阻与第五电阻；
[0033]所述第七NMOS管的栅极分别与所述第八NMOS管的栅极及所述降压子支路的第二端连接，所述第七NMOS管的漏极与所述第四电阻的第一端连接，所述第四电阻的第二端与所述功率开关管的第一端连接，所述第七NMOS管的源极与所述第八NMOS管的源极连接，所述第八NMOS管的漏极与所述第五电阻的第一端连接，所述第五电阻的第二端与所述负载连接。
[0034]在一种可选的方式中，所述第二电流源子支路包括反相器、第九NMOS管、第十NMOS管、第十一NMOS管、第三PMOS管、第四PMOS管与第六电阻；
[0035]所述反相器的输入端在所述功率开关管的第一端放电时输入高电平，并在所述功率开关管的第一端未放电时输入低电平，所述反相器的输出端与所述第九本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种应用于功率开关管的放电电路，其特征在于，所述功率开关管的第二端分别与滤波电容及负载连接，所述功率开关管的第三端与输入电压连接，所述放电电路包括：第一放电支路，所述第一放电支路的第一端与所述功率开关管的第一端连接，所述第一放电支路用于为所述功率开关管第一端的第一电压提供放电回路；第二放电支路，所述第二放电支路的第一端与所述功率开关管的第二端连接，所述第二放电支路用于为所述负载上的第二电压提供放电回路；钳位支路，所述钳位支路的第一端与所述第一放电支路的第一端连接，所述钳位支路的第二端与所述第二放电支路的第一端连接，所述钳位支路用于在所述第二电压与所述第一电压之间的差值大于预设差值阈值时，基于所述第二电压将所述第一电压钳位。2.根据权利要求1所述的放电电路，其特征在于，所述钳位支路包括第一电流源子支路、降压子支路与钳位子支路：所述降压子支路的第一端分别与所述钳位子支路的第二端及所述功率开关管的第二端连接，所述降压子支路的第二端分别与所述第一电流源子支路的第一端及所述钳位子支路的第一端连接，所述钳位子支路的第三端与所述功率开关管的第一端连接；所述第一电流源子支路用于在所述功率开关管的第一端放电时输出第一电流；所述降压子支路用于在所述功率开关管的第一端放电时导通，以基于所述第一电流产生压降，并将所述第二电压降低所述压降后输出第三电压至所述钳位子支路的第一端；所述钳位子支路用于在所述第二电压与所述第一电压之间的差值大于预设差值阈值时导通，以基于所述第二电压将所述第一电压钳位；其中，在所述第二电压与所述第一电压之间的差值大于预设差值阈值时，所述第一电压小于所述第三电压。3.根据权利要求2所述的放电电路，其特征在于，所述钳位支路还包括第二电流源子支路与电阻子支路；所述第二电流源子支路的第一端与所述功率开关管的第二端连接，所述第二电流源子支路的第二端分别与所述降压子支路的第三端及所述电阻子支路的第一端连接，所述电阻子支路的第二端与所述降压子支路的第二端连接；所述第二电流源子支路用于在所述功率开关管的第一端停止放电时输出第二电流；所述电阻子支路用于基于所述第二电流生成第四电压；所述降压子支路还用于在接收到所述第四电压时关断，以停止输出所述第三电压至所述钳位子支路的第一端；所述钳位子支路还用于在未接收到所述第三电压时关断。4.根据权利要求1所述的放电电路，其特征在于，所述第一放电支路包括第一NMOS管与第一电阻；所述第一电阻的第一端与所述功率开关管的第一端连接，所述第一电阻的第二端与所述第一NMOS管的非栅极的第一端连接，所述第一NMOS管的非栅极的第二端接地；在所述功率开关管的第一端放电时，所述第一NMOS管导通。5.根据权利要求1所述的放电电路，其特征在于，所述第二放电支路包括第二NMOS管与第二电阻；所述第二电阻的第一端与所述功率开关管的第二端连接，所述第二电阻的第二端与所
述第二NMOS管的非栅极的第一端连接，所述第二NMOS管的非栅极的第二端接地；在所述功率开关管的第一端放电时，所述第二NMOS管导通。6.根据权利要求3所述的放电电路，其特征在于，所述第一电流源子支路包括电压源、第三NMOS管、第四NMOS管、第五NMO...

【专利技术属性】
技术研发人员：游轶雄，盛怀亮，
申请(专利权)人：上海慧能泰半导体科技有限公司，
类型：发明
国别省市：