本发明专利技术公开了一种模拟PLL频率自动比对的验证方法及平台，本发明专利技术配置生成待测模拟PLL的配置参数，并传递到待测模拟PLL中生成生成对应频率、对应占空比的模拟时钟信号，其中，配置参数包括倍频系数、PLL开关、参考时钟；模拟时钟信号经过数模转换之后，对生成的数字时钟进行时钟频率和占空比分析；将分析后得到的时钟频率和占空比与给定信息进行对比。本发明专利技术用于模拟PLL频率自动比对。于模拟PLL频率自动比对。于模拟PLL频率自动比对。
【技术实现步骤摘要】
一种模拟PLL频率自动比对的验证方法及平台
[0001]一种模拟PLL频率自动比对的验证方法及平台，用于模拟PLL频率自动比对，属于半导体模拟芯片的功能验证
技术介绍
[0002]现有技术中的模拟PLL(锁相环)的架构如图1所示，给定参考时钟后，通过调节倍频系数、PLL开关等，可以实现不同频率的输出时钟信号。传统的模拟PLL验证平台如图2所示，通过构造参考时钟和配置参数等激励信息，产生不同频率的时钟信号，针对该时钟信号，传统的确认方式是通过仿真模拟波形，人工统计时钟的频率来进行对比验证。这种统计方式有以下弊端：
[0003]1、光标在模拟信号的上升沿或下降沿会存在多个可选的光标点，通过手动移动光标的位置，容易造成所选的光标不是目标光标，即出现位置偏差，再通过人工统计、计算，易造成统计、计算失误，即会导致统计的时钟频率、占空比等结果存在偏差，从而无法对模拟PLL整体性能进行准确的评价；
[0004]2、对单个时钟周期进行采样，并计算频率，使得计算的时钟频率不准确，在模拟PLL未稳定输出时，时钟频率可能与预期相差较大，从而易造成验证不准确的问题；
[0005]3、当需要测量多个频率点时，或模拟PLL版本出现迭代更新时，验证人员需要对同一套人工统计操作重复多次(具体包括对输出时钟的频率采样、计算、对比和对占空比的采样、计算、对比)，造成人力、时间等研发成本的严重浪费，并且随着重复次数的增多，误差引入的风险也随之增高，进一步降低了仿真结果的准确性；
[0006]4、对模拟PLL的时钟频率的稳定性无法做出有效的判断，对于频率或占空比的波动很难做出有效的统计和分析。
技术实现思路
[0007]针对上述研究的问题，本专利技术的目的在于提供了一种模拟PLL频率自动比对的验证方法及平台，解决现有技术通过手动选择光标的位置，再通过人工统计、计算，容易造成光标的位置的出现偏差及统计、计算失误，即会导致统计的时钟频率、占空比等结果存在偏差，从而无法对模拟PLL整体性能进行准确的评价。
[0008]为了达到上述目的，本专利技术采用如下技术方案：
[0009]一种模拟PLL频率自动比对的验证方法，包括如下步骤：
[0010]步骤1.配置生成待测模拟PLL的配置参数，并传递到待测模拟PLL中生成生成对应频率、对应占空比的模拟时钟信号，其中，配置参数包括用于输入原始时钟的参考时钟、输出模拟时钟信号相对于参考时钟的倍频的倍频系数、控制输出模拟时钟信号的PLL开关、高脉冲占据整个时钟周期的比例的占空比系数；
[0011]步骤2.模拟时钟信号经过数模转换之后，对生成的数字时钟进行平均时钟频率和平均占空比分析；
[0012]步骤3.将分析后得到的平均时钟频率和平均占空比分别与给定时钟频率和给定占空比进行对比，基于对比得到验证结果。
[0013]进一步，所述步骤2中对生成的数字时钟进行平均时钟频率和占空比分析的具体步骤为：
[0014]步骤2.1.基于仿真器的VCS自动采集相邻两个数字时钟的上升沿时刻点，得到M个数字时钟周期，并基于M个数字时钟周期求得平均数字时钟周期；和
[0015]基于仿真器的VCS自动采集各数字时钟内相邻的上升沿时点与下降沿时刻点得到N个占空比周期，并基于N个占空比周期求得平均占空比；
[0016]步骤2.2.基于平均数字时钟周期分别求得平均数字时钟频率。
[0017]进一步，所述平均数字时钟周期的公式为：
[0018]平均数字时钟周期＝(最终采样时刻点MN
‑
初始采样时刻点M1)/M
[0019]平均数字时钟频率的公式为：
[0020]平均数字时钟频率＝1/平均数字时钟周期＝1/((最终采样时刻点MN
‑
初始采样时刻点M1)/M)
[0021]＝M/(最终采样时刻点MN
‑
初始采样时刻点M1)。
[0022]进一步，所述平均占空比的公式为：
[0023]平均占空比＝(占空比1+占空比2+
……
+占空比N)/N；
[0024]占空比1＝(时刻点D2
‑
时刻点D1)/占空比周期1；
[0025]占空比2＝(时刻点D4
‑
时刻点D3)/占空比周期2；
[0026]占空比N＝(时刻点D2N
‑
时刻点D(2N
‑
1))/占空比周期N。
[0027]一种模拟PLL频率自动比对的验证平台，包括控制器，与控制器相连接的模拟时钟信号生成模块、分析模块和对比模块；
[0028]模拟时钟信号生成模块：配置生成待测模拟PLL的配置参数，并传递到待测模拟PLL中生成生成对应频率、对应占空比的模拟时钟信号，其中，配置参数包括用于输入原始时钟的参考时钟、输出模拟时钟信号相对于参考时钟的倍频的倍频系数、控制输出模拟时钟信号的PLL开关、高脉冲占据整个时钟周期的比例的占空比系数；
[0029]分析模块：模拟时钟信号经过数模转换之后，对生成的数字时钟进行平均时钟频率和平均占空比分析；
[0030]对比模块：将分析后得到的平均时钟频率和平均占空比分别与给定时钟频率和给定占空比进行对比，基于对比得到验证结果。
[0031]进一步，所述分析模块中对生成的数字时钟进行平均时钟频率和占空比分析的具体实现步骤为：
[0032]步骤2.1.基于仿真器的VCS自动采集相邻两个数字时钟的上升沿时刻点，得到M个数字时钟周期，并基于M个数字时钟周期求得平均数字时钟周期；和
[0033]基于仿真器的VCS自动采集各数字时钟内相邻的上升沿时点与下降沿时刻点得到N个占空比周期，并基于N个占空比周期求得平均占空比；
[0034]步骤2.2.基于平均数字时钟周期分别求得平均数字时钟频率。
[0035]进一步，所述平均数字时钟周期的公式为：
[0036]平均数字时钟周期＝(最终采样时刻点MN
‑
初始采样时刻点M1)/M
[0037]平均数字时钟频率的公式为：
[0038]平均数字时钟频率＝1/平均数字时钟周期＝1/((最终采样时刻点MN
‑
初始采样时
刻点M1)/M)
[0039]＝M/(最终采样时刻点MN
‑
初始采样时刻点M1)。
[0040]进一步，所述平均占空比的公式为：
[0041]平均占空比＝(占空比1+占空比2+
……
+占空比N)/N；
[0042]占空比1＝(时刻点D2
‑
时刻点D1)/占空比周期1；
[0043]占空比2＝(时刻点D4
‑
时刻点D3)/占空比周期2；
[0044]占空比N＝(时刻点D2N
‑
时刻点D(2N
‑
1))/占空比周期N。
[0045]本专利技术同现有技术相比，其有益效果本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种模拟PLL频率自动比对的验证方法，其特征在于，包括如下步骤：步骤1.配置生成待测模拟PLL的配置参数，并传递到待测模拟PLL中生成生成对应频率、对应占空比的模拟时钟信号，其中，配置参数包括用于输入原始时钟的参考时钟、输出模拟时钟信号相对于参考时钟的倍频的倍频系数、控制输出模拟时钟信号的PLL开关、高脉冲占据整个时钟周期的比例的占空比系数；步骤2.模拟时钟信号经过数模转换之后，对生成的数字时钟进行平均时钟频率和平均占空比分析；步骤3.将分析后得到的平均时钟频率和平均占空比分别与给定时钟频率和给定占空比进行对比，基于对比得到验证结果。2.根据权利要求1所述的一种模拟PLL频率自动比对的验证方法，其特征在于，所述步骤2中对生成的数字时钟进行平均时钟频率和占空比分析的具体步骤为：步骤2.1.基于仿真器的VCS自动采集相邻两个数字时钟的上升沿时刻点，得到M个数字时钟周期，并基于M个数字时钟周期求得平均数字时钟周期；和基于仿真器的VCS自动采集各数字时钟内相邻的上升沿时点与下降沿时刻点得到N个占空比周期，并基于N个占空比周期求得平均占空比；步骤2.2.基于平均数字时钟周期分别求得平均数字时钟频率。3.根据权利要求2所述的一种模拟PLL频率自动比对的验证方法，其特征在于，所述平均数字时钟周期的公式为：平均数字时钟周期＝(最终采样时刻点MN
‑
初始采样时刻点M1)/M平均数字时钟频率的公式为：平均数字时钟频率＝1/平均数字时钟周期＝1/((最终采样时刻点MN
‑
初始采样时刻点M1)/M)＝M/(最终采样时刻点MN
‑
初始采样时刻点M1)。4.根据权利要求2或3所述的一种模拟PLL频率自动比对的验证方法，其特征在于，所述平均占空比的公式为：平均占空比＝(占空比1+占空比2+
……
+占空比N)/N；占空比1＝(时刻点D2
‑
时刻点D1)/占空比周期1；占空比2＝(时刻点D4
‑
时刻点D3)/占空比周期2；占空比N＝(时刻点D2N
‑
时刻点D(2N
‑
1))/占空比周期N。5.一种模拟PLL频率自动比对的验证平台，其特征在于，...
【专利技术属性】
技术研发人员：武长春，余洋，钟浩，
申请(专利权)人：四川晶罡科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。