一种防静电芯片座制造技术

本发明专利技术公开了一种防静电芯片座，包括固定于带有电极和引脚的基板上的新材料芯片和防静电元件，所述新材料芯片固定于所述基板的第一表面且与所述电极连接，所述防静电元件固定于所述基板第一或第二表面且与所述电极连接，所述电极与所述引脚电连接。所述新材料芯片为碳基材料芯片或二维材料芯片。本发明专利技术提供的防静电芯片座能在超出工作电压的静电放电情况下，启用防静电元件，有效导通进行放电，从而全方位最大程度保护新材料芯片，特别是碳基材料、二维材料芯片免受静电放电伤害。二维材料芯片免受静电放电伤害。二维材料芯片免受静电放电伤害。

【技术实现步骤摘要】
一种防静电芯片座


[0001]本专利技术涉及芯片
，具体涉及一种防静电芯片座。

技术介绍

[0002]静电释放对于精密半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层、损毁MOSFET和CMOS元件的栅极、造成CMOS器件中的触发器锁死、造成反向偏置和正向偏置的PN结短路、融化有源器件内部的焊接线或铝线。
[0003]碳基芯片一般来说就是以碳基材料制作的碳纳米晶体管芯片。相比于传统的硅材料芯片，碳材料的电子特性更加优越，而且随着硅材料芯片的极限制程即将面临瓶颈，在材料、技术和设计等方面都会出现物理限制，制造微小芯片的工艺难度也会增大，这时候特性优越的碳基材料是一种非常不错的选择。
[0004]以碳基器件为代表的新材料器件具有高性能、宽适用范围等优点，然而其超薄体性质也使这些新材料器件更容易被静电放电损坏。点焊封装出的碳基器件经常会失效，其中大多数时候是因为静电击穿，使得成品率低、研发成本上升。
[0005]目前现有技术中硅基芯片自带防静电设计，不需要再加外部防静电措施。而新材料器件往往不具备完善的静电防护措施，静电击穿使得难以对这类器件和电路进行有效的测试和演示。现有技术在制备碳基材料等新材料器件时通常是在测试电路中采取防静电措施，但封装后进入测试电路前仍有很大被静电破坏的风险。保护来之不易的碳基等新材料器件在研发和测试的过程中不遭受静电烧毁可以提高新材料器件研发的效能、推进创新工作。
[0006]因此，需要开发一种能有效保护碳基等新材料器件不被静电损坏的元件结构。
>
技术实现思路

[0007]针对以上现有技术中碳基材料器件缺乏静电防护措施的不足，本专利技术提出了一种能够最大程度保护碳基等新材料芯片免受静电放电伤害的芯片座结构。
[0008]本专利技术一方面提供了一种防静电芯片座，包括一带有电极和引脚的基板，固定于所述基板表面的新材料芯片和防静电元件，所述新材料芯片固定于所述基板的第一表面且与所述电极连接，所述防静电元件固定于所述基板第一或第二表面且与所述电极连接，所述电极与所述引脚电连接。
[0009]进一步地，所述新材料芯片为碳基材料芯片或二维材料芯片。
[0010]进一步地，所述新材料芯片的构成包括使用碳基材料或二维材料的沟道层、电极、互联的晶体管或其它电路元件。
[0011]进一步地，所述碳基材料为金刚石、石墨烯、碳纳米管、碳纳米线、富勒烯、碳纳米纤维或碳纳米球，其中碳纳米管包括单壁、多壁碳纳米管。
[0012]进一步地，所述二维材料为硅烯、磷烯、MXenes或二维过渡金属二硫化物。
[0013]进一步地，所述防静电元件选自一个或多个以硅基雪崩二极管实现的瞬态电压抑
制器、PN二极管、NPN二极管或齐纳管。
[0014]进一步地，所述防静电元件与所述基板焊接，所述新材料芯片与所述基板点焊。
[0015]进一步地，所述引脚的数量为一个或多个，所述引脚的材料为金属锌或、铝、铜或以上任意金属的合金，以及铜镀锡、铁镀锡。
[0016]进一步地，所述引脚为2.54毫米间距引脚，连接所述芯片座与外围电路。
[0017]进一步地，具有一封灌层对所述新材料芯片、防静电元件与所述基板进行封装。
[0018]在本专利技术中，防静电元件与碳基、二维材料芯片永久连接，能全方位最大程度保护碳基、二维材料芯片免受静电放电伤害。在芯片电路工作电压范围内，防静电元件不开启，不影响芯片使用；在超出工作电压的静电放电情况下，防静电元件启用，可有效导通进行放电，从而保护碳基、二维材料芯片不被静电放电烧毁。
[0019]本专利技术的有益效果为：
[0020]本专利技术将碳基等新材料芯片与防静电元件结合后再接入电路板或外围电路，可以解决碳基等新材料芯片受静电放电损伤的问题，并且能够单独进行封装，使得碳基等新材料芯片受到完全保护，方便对芯片进行测试，更加灵活，相较于现有技术中在芯片外围采用静电防护的方案更加有效，能够大大提高研发与测试效能。
附图说明
[0021]图1为本专利技术的防静电芯片座结构俯视图；
[0022]图2为本专利技术的防静电芯片座结构侧视图；
[0023]图3为本专利技术的防静电芯片座单个引脚对地的IV曲线；
[0024]图4为本专利技术的防静电芯片座任意两个引脚间的IV曲线。
具体实施方式
[0025]下面将参照附图详细说明本专利技术的实施方式。在各附图中，相同的元件采用相同的附图标记来表示，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。
[0026]应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
[0027]需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本专利技术。
[0028]本专利技术提供一种防静电芯片座，包括一带有电极11和引脚12的基板1，固定于所述基板1表面的新材料芯片2和防静电元件3，所述新材料芯片2固定于所述基板1的第一表面且与所述电极11连接，所述防静电元件3固定于所述基板1第一或第二表面且与所述电极11连接，所述电极11与所述引脚12电连接。其中，所述新材料芯片2为碳基材料芯片或二维材料芯片，所述新材料芯片2的构成包括使用碳基材料或二维材料的沟道层、电极、互联的晶体管或其它电路元件；所述碳基材料为金刚石、石墨烯、碳纳米管、碳纳米线、富勒烯、碳纳米纤维或碳纳米球，其中碳纳米管包括单壁、多壁碳纳米管；所述二维材料为硅烯、磷烯、
MXenes(由几个原子层厚度的过渡金属碳化物、氮化物或碳氮化物构成一类二维无机化合物)或二维过渡金属二硫化物。所述防静电元件3选自一个或多个以硅基雪崩二极管实现的瞬态电压抑制器、PN二极管、NPN二极管或齐纳管。所述防静电元件3与所述基板1焊接，所述新材料芯片2与所述基板1点焊。所述电极11的数量为一个或多个，所述电极11可以为供铝丝点焊的电极，所述电极11的材料为金属铜或铜镀金。所述引脚12的数量为一个或多个，所述引脚12的材料可以为金属锌或、铝、铜或以上任意金属的合金，以及铜镀锡、铁镀锡，所述引脚12为2.54毫米间距引脚，连接所述芯片座与外围电路。所述新材料芯片2和防静电元件3与所述基板1连接后可进行灌封，即具有一封灌层对所述新材料芯片2、防静电元件3与所述基板1进行封装，也可以不灌封。下面对不同的具体实施例进行详细描述。
[0029]实施例1：
[0030]本实施例提供一种防静电芯片座，其结构俯视图如附图1所示，侧视图如附图2所示，包括一带有电极11和引脚12的基板1，固定于所述基板1表面的新材料芯片2和防静电元件3，所述新材料芯片2固定于所述基板1的第一表面且与所述电极11连接，所述防静电元本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种防静电芯片座，其特征在于：包括一带有电极(11)和引脚(12)的基板(1)，固定于所述基板(1)表面的新材料芯片(2)和防静电元件(3)，所述新材料芯片(2)固定于所述基板(1)的第一表面且与所述电极(11)连接，所述防静电元件(3)固定于所述基板(1)第一或第二表面且与所述电极(11)连接，所述电极(11)与所述引脚(12)电连接。2.如权利要求1所述的防静电芯片座，其特征在于：所述新材料芯片(2)为碳基材料芯片或二维材料芯片。3.如权利要求1所述的防静电芯片座，其特征在于：所述新材料芯片(2)的构成包括使用碳基材料或二维材料的沟道层、电极、互联的晶体管或其它电路元件。4.如权利要求2或3所述的防静电芯片座，其特征在于：所述碳基材料为金刚石、石墨烯、碳纳米管、碳纳米线、富勒烯、碳纳米纤维或碳纳米球，其中所述碳纳米管为单壁或多壁碳纳米管。5.如权利要求2或3所述的防静电芯...

【专利技术属性】
技术研发人员：魏楠，刘振，许海涛，
申请(专利权)人：北京元芯碳基集成电路研究院北京华碳元芯电子科技有限责任公司，
类型：发明
国别省市：