SERDES电路和电子设备制造技术

本申请提出一种SERDES电路和电子设备，该SERDES电路包括主设备端设置的第一SERDES电路和从设备端设置的第二SERDES电路。其中，第一SERDES电路与第二SERDES电路通过一对信号线连接。第一SERDES电路包括正向发送电路和反向接收电路，第二SERDES电路包括反向发送电路和正向接收电路，从而正向发送电路通过信号线将串行信号发送至正向接收电路的同时，反向发送电路可通过信号线将控制信号发送至反向接收电路，且反向接收电路在接收到控制信号时可将串行信号进行隔离，正向接收电路在接收到串行信号时也可将控制信号进行隔离，从而能够实现串行信号和控制信号在同一链路上同时传输，可降低通信成本。可降低通信成本。可降低通信成本。

【技术实现步骤摘要】
SERDES电路和电子设备


[0001]本申请涉及电子电路
，尤其涉及一种SERDES电路和电子设备。

技术介绍

[0002]相关技术中的SERDES结构如图1所示，主设备有数据发送器，从设备有接收器，主设备的发送器将系统的串行信号转成串行信号发送到信号线上，信号经过传输后，从设备的接收端接收串行信号并恢复出时钟和数据，转换成串行信号送给上层系统，完成数据传输过程。
[0003]然而，一般系统应用中，除了串行信号交互，还要有控制信号交互。为了进行控制信号交互，需要额外设置控制信号交互的信号线，会增加通信成本。

技术实现思路

[0004]本申请实施例的主要目的在于提出一种SERDES电路和电子设备。旨在通过对SERDES电路的设计，能够实现串行信号和反向控制信号在同一链路上同时传输，可降低通信成本。
[0005]为实现上述目的，本申请实施例的第一方面提出一种SERDES电路，包括：主设备端设置的第一SERDES电路和从设备端设置的第二SERDES电路，所述第一SERDES电路与所述第二SERDES电路通过一对本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种SERDES电路，其特征在于，包括：主设备端设置的第一SERDES电路和从设备端设置的第二SERDES电路，所述第一SERDES电路与所述第二SERDES电路通过一对信号线连接；所述第一SERDES电路包括正向发送电路和反向接收电路，所述第二SERDES电路包括反向发送电路和正向接收电路；所述正向发送电路用于通过所述信号线将串行信号发送至所述正向接收电路；所述反向发送电路用于通过所述信号线将控制信号发送至所述反向接收电路；所述反向接收电路用于接收所述控制信号，并在接收到所述控制信号时将所述串行信号进行隔离；所述正向接收电路用于接收所述串行信号，并在接收到所述串行信号时将所述控制信号进行隔离。2.根据权利要求1所述的电路，其特征在于，所述正向发送电路包括预驱动器和主驱动电路；所述预驱动器的第一端用于接入所述串行信号，所述预驱动器的第二端与所述主驱动电路的第一端连接，所述主驱动电路的第二端用于连接所述信号线；所述预驱动器用于对接入的所述串行信号进行预处理得到第一差分信号和第二差分信号，并将所述第一差分信号和所述第二差分信号传输至所述主驱动电路；所述主驱动电路用于对所述第一差分信号和所述第二差分信号的输出幅度进行调节，并驱动所述信号线输出调节后的所述第一差分信号和所述第二差分信号至所述正向接收电路，以使得所述正向接收电路根据接收的所述第一差分信号和所述第二差分信号进行数据复原和转换，得到所述串行信号。3.根据权利要求2所述的电路，其特征在于，所述信号线包括第一信号线和第二信号线，所述主驱动电路包括第一NMOS晶体、第二NMOS晶体管、第一电阻、第二电阻和第一尾电流源；所述第一NMOS晶体管的栅极连接所述预驱动器，以接入所述第一差分信号，所述第一NMOS晶体管的漏极与所述第一电阻的第一端连接，所述第一NMOS晶体管的源极与所述第二NMOS晶体管的源极连接；所述第二NMOS晶体管的栅极连接所述预驱动器，以接入所述第二差分信号，所述第二NMOS晶体管的漏极与所述第二电阻的第一端连接；所述第一电阻的第二端和所述第二电阻的第二端均连接外部电压；所述第一尾电流源的第一端连接在所述第一NMOS晶体管的源极与所述第二NMOS晶体管的源极之间，所述第一尾电流源的第二端接地；所述第一信号线连接在所述第一NMOS晶体管的漏极与所述第一电阻的第一端之间；所述第二信号线连接在所述第二NMOS晶体管的漏极与所述第二电阻的第一端之间。4.根据权利要求3所述的电路，其特征在于，所述反向接收电路包括第三电阻、第四电阻...

【专利技术属性】
技术研发人员：唐重林，
申请(专利权)人：牛芯半导体深圳有限公司，
类型：发明
国别省市：