本申请实施例提供了一种PCIE TX信号质量测试装置，所述装置包括：测试治具、主板待测插槽、负载阻抗以及示波器，其中，所述测试治具安装在所述主板待测插槽上，所述示波器与所述测试治具连接；所述测试治具包括固定卡扣，用于固定所述示波器的线缆。卡扣含有压片，压片的第一面与所述弹簧接触，所述压片的第二面靠近示波器的同轴线缆；当所述同轴线缆插入测试治具并与所述压片的第二面接触时，所述压片与负载阻抗断开接触，当所述同轴线缆与所述压片的第二面分开时，所述压片与负载阻抗接触。将共模负载阻抗内置在测试治具中，可做模拟设备，持续有信号输出，实现全链路信号输出状态。无需投入其他人力。需投入其他人力。需投入其他人力。
【技术实现步骤摘要】
一种PCIE TX信号质量测试装置
[0001]本申请涉及服务器硬件
，尤其涉及一种PCIE TX信号质量测试装置。
技术介绍
[0002]伴随着大数据、云计算、AI的兴起，以及高清视频和网络数据迅速膨胀，还有自动驾驶等技术的蓬勃发展，计算机设备对数据传输的速度有着越来越高的要求，高性能计算机和数据中心对速率和带宽的需求越来越大，因此总线协议也在不断进行更新与迭代，从2010年的PCIE3.0到2017年的PCIE4.0再到2019年的PCIE5.0，PCIE的标准在不断更新，而对PCIE compliance的测试也从未中断。其中PCIE TX的测试结果在服务器研发阶段就是一个衡量设计是否满足要求的重要参考。
[0003]在对服务器等设备进行PCIE TX测试时，需要将测试治具插在待测位置，同时需要对BIOS进行更改，例如将x16改为x4x4x4x4，在没有信号的情况下还需要测试版本的CPLD(Complex Programmable logic device，复杂可编辑逻辑器件)固件FW，有些情况下还需要端接电阻，测试准备过程较为繁琐。现有的方案需要对BIOS(Basic Input Output System，基本输入输出系统)进行更改，而通常没有某些量产产品或者其他竞品的更改权限，并且测试初期的准备工作较为繁琐，最长最短链路可能是任意一条，需要端接电阻的情况下，插拔次数多，容易损坏治具。CPLD等固件版本需要其他相关同事配合，耗时耗力。
技术实现思路
[0004]本申请实施例提供了一种PCIE TX信号质量测试装置，用以解决上述技术问题。
[0005]本申请实施例提供了一种PCIE TX信号质量测试装置，所述装置包括：测试治具、主板待测插槽、负载阻抗以及示波器，其中，所述测试治具安装在所述主板待测插槽上，所述示波器与所述测试治具连接；所述测试治具包括固定卡扣，用于固定所述示波器的线缆。
[0006]在本申请的一种实现方式中，所述示波器通过同轴线缆与所述测试治具连接。
[0007]在本申请的一种实现方式中，所述固定卡扣包括弹簧及压片。
[0008]在本申请的一种实现方式中，所述压片的第一面与所述弹簧接触，所述压片的第二面靠近示波器的同轴线缆；当所述同轴线缆插入测试治具并与所述压片的第二面接触时，所述压片与负载阻抗断开接触，当所述同轴线缆与所述压片的第二面分开时，所述压片与负载阻抗接触。
[0009]在本申请的一种实现方式中，所述测试治具的板卡上包含金手指。
[0010]在本申请的一种实现方式中，所述测试治具的连接器为SMP连接器。
[0011]在本申请的一种实现方式中，所述测试治具为PCB板。
[0012]在本申请的一种实现方式中，所述测试治具包括SMA接口，所述SMA接口用于连接所述示波器的线缆。
[0013]在本申请的一种实现方式中，所述装置还包括电源接口，用于为所述装置提供电源。
[0014]在本申请的一种实现方式中，所述电源接口为ATX电源接口。
[0015]本申请实施例提供的一种PCIE TX信号质量测试装置，将共模负载阻抗内置在测试治具中，可做模拟设备，持续有信号输出。改变了以往需要BIOS权限和固件人力配合，且需要端接阻抗时，拔插次数多，容易损坏测试治具，可测试任意通道，实现全链路信号输出状态。无需投入其他人力。
附图说明
[0016]此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0017]图1为本申请实施例提供的一种PCIE TX信号质量测试装置图；
[0018]图2为本申请实施例固定卡扣结构示意图；
[0019]附图标记，图1中：1示波器、2负载阻抗、3测试治具、4主板待测插槽、图2中：5弹簧、6同轴线缆、7压片。
具体实施方式
[0020]为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0021]实现随时可对待测槽位的任意lane测试，要保证治具被系统识别成设备，PCIE是端对端线路，其判定对端有无设备或是否正常工作的方式称为Receiver Detect，正常工作时上游通过检测对端设备即下游接收逻辑Rx的DC共模输入阻抗，来判断接收端是否存在。如果上游的发送逻辑Tx发现其负载的DC阻抗在ZRX
‑
DC范围(40Ω～60Ω)之内或者小于40Ω时，那就可以认定对端Device B的接收逻辑Rx存在。因此将测试治具3的DC共模输入阻抗控制在此范围内即可被CPU或者PCH认为设备存在，从而获得PCIE信号并对其进行测试。
[0022]本申请实施例提供了一种PCIE TX信号质量测试装置，如图1所示，所述主要装置包括：测试治具3、主板待测插槽4、负载阻抗2以及示波器1，其中，所述测试治具3安装在所述主板待测插槽4上，所述示波器1与所述测试治具3连接；所述测试治具3包括固定卡扣，用于固定所述示波器1的线缆。
[0023]在本申请实施例中，所述示波器1通过同轴线缆6与所述测试治具3连接。
[0024]在本申请实施例中，所述固定卡扣包括弹簧5及压片7。固定卡扣结构示意如图2所示。
[0025]在本申请实施例中，在图2中，所述压片7的第一面与所述弹簧5接触，所述压片7的第二面靠近示波器1的同轴线缆6；当所述同轴线缆6插入测试治具3并与所述压片7的第二面接触时，所述压片7与负载阻抗2断开接触，当所述同轴线缆6与所述压片7的第二面分开时，所述压片7与负载阻抗2接触。
[0026]在本申请实施例中，所述测试治具3的板卡上包含金手指。
[0027]在本申请实施例中，所述测试治具3的连接器为SMP连接器。
[0028]在本申请实施例中，所述测试治具3为PCB板。
[0029]在本申请实施例中，所述测试治具3包括SMA接口，所述SMA接口用于连接所述示波器1的线缆。
[0030]在本申请实施例中，所述装置还包括电源接口，用于为所述装置提供电源。
[0031]在本申请实施例中，所述电源接口为ATX电源接口。
[0032]本申请实施例中提供的PCIE TX信号质量测试装置工作原理为：测试时治具接在主板的待测插槽上，示波器1通过同轴线缆6与治具连接，又示波器1连接相应lane时相当于端接50欧姆，因此信号可以正常采集，但是此时与治具的共模阻抗相冲突，当同轴线缆6不接入治具的SMA时，弹簧5升起与负载阻抗2向连；当同轴线缆6接入治具SMA时，弹簧5压下与负载阻抗2断开，此时信号接入示波器1正常测试。
[0033]本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种PCIE TX信号质量测试装置，其特征在于，所述装置包括：测试治具、主板待测插槽、负载阻抗以及示波器，其中，所述测试治具安装在所述主板待测插槽上，所述示波器与所述测试治具连接；所述测试治具包括固定卡扣，用于固定所述示波器的线缆。2.根据权利要求1所述的一种PCIE TX信号质量测试装置，其特征在于，所述示波器通过同轴线缆与所述测试治具连接。3.根据权利要求1所述的一种PCIE TX信号质量测试装置，其特征在于，所述固定卡扣包括弹簧及压片。4.根据权利要求3所述的一种PCIE TX信号质量测试装置，其特征在于，所述压片的第一面与所述弹簧接触，所述压片的第二面靠近示波器的同轴线缆；当所述同轴线缆插入测试治具并与所述压片的第二面接触时，所述压片与负载阻抗断开接触，当所述同轴线缆与所述压片的第二面分开时...
【专利技术属性】
技术研发人员：宋松，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。