GPU芯片的快速FT测试系统、测试设备及测试方法技术方案

本发明专利技术提供一种GPU芯片的快速FT测试系统、测试设备及测试方法，测试系统包括集成在GPU芯片内部的自定义测试接口FTBus模块；FTBus模块采用数据和地址共享通道的方式与外部通信，接收FTBus Master model产生的测试激励信号，将测试激励信号转换为标准的AHB协议时序信号，并通过片上总线将标准的AHB协议时序信号分配给相应的IP核，完成GPU芯片中IP核的测试。本发明专利技术通过对自定义测试接口的设计，此接口与片上总线进行互联，可访问到所有IP核的寄存器，可通过一个测试接口实现对GPU芯片的所有IP核的FT测试，设计采用数据和地址共享通道的方式，缩减测试管脚，提高测试效率，降低测试成本。测试成本。测试成本。

【技术实现步骤摘要】
GPU芯片的快速FT测试系统、测试设备及测试方法


[0001]本专利技术涉及芯片测试领域，更具体地，涉及一种GPU芯片的快速FT测试系统、测试设备及测试方法。

技术介绍

[0002]当前国产GPU芯片产品迭代日益加速，芯片功能逐渐强大，集成的门电路也异常庞大，使得对芯片测试的要求日渐复杂。GPU芯片不仅集成了大量的数字电路，高速接口和复杂的显示接口（如PCIE、DDR、HDMI、DP等IP核）也使得数模混合电路异常复杂，芯片测试和缺陷筛选变得越来越困难。目前的GPU芯片测试，一般在CP（chip probe）测试阶段完成数字部分的测试，在FT测试阶段再进行复杂的数模混合电路测试。在GPU芯片集成了异常复杂的数模混合电路，目前面临测试项众多、IP核（intellectual property）内部集成的测试接口繁杂多样、测试时间长的问题，为芯片的快速FT测试带了挑战。
[0003]一般的，FT测试采用IP核供应商提供的测试接口，不同IP核的测试接口通过芯片管脚复用逻辑（IO_MUX）分配相应的测试模式，在相应模式下完成IP核的测试，这使得IO_MUX异常复杂，给后端布局布线设计带了很大的困难。IP核内部集成的测试接口众多、速率不一，IP核配置过程中一般有很长的等待时间，无法合理地利用，造成测试成本的上升。又或者统一采用UART、SPI等串行总线接口，此类接口传输速率慢，传输效率低。

技术实现思路

[0004]本专利技术针对现有技术中存在的技术问题，提供一种GPU芯片的快速FT测试系统、测试设备及测试方法。
[0005]根据本专利技术的第一方面，提供了一种GPU芯片的快速FT测试系统，包括集成在GPU芯片内部的自定义测试接口FTBus模块，所述FTBus模块的输入端与外部FTBus Master model连接，其输出端与GPU芯片的片上总线连接；所述FTBus模块采用数据和地址共享通道的方式与外部通信，接收FTBus Master model产生的测试激励信号，将所述测试激励信号转换为标准的AHB协议时序信号，并通过片上总线将标准的AHB协议时序信号分配给相应的IP核，完成GPU芯片中IP核的测试。
[0006]在上述技术方案的基础上，本专利技术还可以做出如下改进。
[0007]可选的，所述FTBus模块包括依次连接的FTBus Slave接口、协议转换器和标准AHB Mater接口，所述FTBus Slave接口与外部FTBus Master model连接，所述标准AHB Mater接口与GPU芯片的片上总线连接；所述FTBus Slave接口，用于接收FTBus Master model产生的测试激励时序信号；所述协议转换器，用于将自定义的FTBus协议的测试激励时序信号转换为标准AHB协议的测试激励时序信号，并通过内部状态机将所述测试激励时序信号中的数据和地址分别通过数据通道和地址通道传输给所述标准AHB Master接口；所述标准AHB Master接口，用于通过片上总线，根据不同的地址将AHB协议的测试
激励时序信号传输给相应的IP核，完成IP核的FT测试。
[0008]可选的，所述所述FTBus Slave接口，用于接收FTBus Master model产生的测试激励时序信号，包括：FTBus Slave接口对FTBus Master model输出的测试激励时序信号中的数据和地址进行缓存；所述协议转换器，用于将自定义的FTBus协议的测试激励时序信号转换为标准AHB协议的测试激励时序信号，并通过内部状态机将数据和地址分别通过数据通道和地址通道传输给所述标准AHB Master接口，包括：所述协议转换器对测试激励时序信号中的控制信号进行检测，产生写操作信号和读操作信号，依据内部状态机的不同状态将接收的地址和数据分配至标准AHB Master接口的地址和数据通道。
[0009]可选的，所述协议转换器包括空闲状态、写地址状态、写数据状态、读地址状态和读数据状态。
[0010]可选的，所述所述协议转换器对测试激励时序信号中的控制信号进行检测，并产生写操作信号和读操作信号，依据不同的状态信号将接收的地址和数据分配至标准AHB Master接口的地址和数据通道，包括：在hready=1的条件下，当检测到写操作时，进入到写地址状态，在写地址状态下，将缓存的地址发送给所述标准AHB Master接口的地址通道；在下一个周期，跳转至写数据状态，在写数据状态下，将缓存的数据发送给所述标准AHB Master接口的写数据通道；当hready=0，则停留在写数据状态，直到hready拉高，当hready=1若无新的操作时，回到空闲状态，若有新的写/读操作，则跳转至相应的写/读地址状态；在hready=1的条件下，当检测到读操作时，进入到读地址状态，在写地址状态下，将缓存的地址发送给标准AHB Master接口的地址通道；在下一个周期，跳转至读数据状态，当hready=0，则停留在写数据状态，直到hready拉高，将标准AHB Master接口的读数据通道返回的数据发送给FTBus Slave接口；若无新的操作时，回到空闲状态，若有新的写/读操作，则继续进行后续的写/读操作；其中，只有当片上总线的状态hready=1，才能进行读/写操作。
[0011]可选的，所述FTBus模块将地址和数据复用在同一组管脚，复用管脚分时提供传输数据和地址的数据通道和地址通道。
[0012]根据本专利技术的第二方面，提供了一种GPU芯片的快速FT测试设备，包括测试机台ATE和测试负载板Loadboard；所述测试负载板Loadboard，用于放置多个待测试GPU芯片的定制板；所述测试机台ATE，用于接收binl机台测试向量，将所述binl机台测试向量转化为测试激励，并通过测试管脚输入到每一个待测试GPU芯片；其中，所述binl机台测试向量为通过第三方商用工具对VCD测试向量转换而来，所述VCD测试向量为通过GPU芯片的快速FT测试系统进行仿真测试生成。
[0013]可选的，所述测试机台ATE包括电源板卡和数字板卡，所述电源板卡、数字板卡和测试负载板Loadboard均插接于所述测试机台ATE上，电源板卡与测试负载板Loadboard通过测试机台ATE内的线缆连接，所述电源板卡为所述待测试GPU芯片供电，所述数字板卡具
有多个数字测试通道，所述测试机台ATE通过测试管脚输入到待测试GPU芯片，包括：测试机台ATE通过多个数字测试通道将测试激励输入至多个待测试GPU芯片，并接收每一个待测试GPU芯片的响应信息；将每一个待测试GPU芯片的响应信息与所述测试向量中的期望信息进行比较，对待测试GPU芯片进行筛选，完成对待测试GPU芯片的测试。
[0014]可选的，所述测试机台ATE通过多个数字测试通道将测试激励输入至多个待测试GPU芯片，包括：所述测试机台ATE通过多个数字测试通道与多个待测试GPU芯片的FTBus模块的测试接口相连，以实现所述测试机台ATE将测试激励输入至多个待测试GPU本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种GPU芯片的快速FT测试系统，其特征在于，包括集成在GPU芯片内部的自定义测试接口FTBus模块，所述FTBus模块的输入端与外部FTBus Master model连接，其输出端与GPU芯片的片上总线连接；所述FTBus模块采用数据和地址共享通道的方式与外部通信，接收FTBus Master model产生的测试激励信号，将所述测试激励信号转换为标准的AHB协议时序信号，并通过片上总线将标准的AHB协议时序信号分配给相应的IP核，完成GPU芯片中IP核的测试；所述FTBus模块包括依次连接的FTBus Slave接口、协议转换器和标准AHB Mater接口，所述FTBus Slave接口与外部FTBus Master model连接，所述标准AHB Mater接口与GPU芯片的片上总线连接；所述FTBus Slave接口，用于接收FTBus Master model产生的测试激励时序信号；所述协议转换器，用于将自定义的FTBus协议的测试激励时序信号转换为标准AHB协议的测试激励时序信号，并通过内部状态机将所述测试激励时序信号中的数据和地址分别通过数据通道和地址通道传输给所述标准AHB Master接口；所述标准AHB Master接口，用于通过片上总线，根据不同的地址将AHB协议的测试激励时序信号传输给相应的IP核，完成IP核的FT测试。2.根据权利要求1所述的快速FT测试系统，其特征在于，所述所述FTBus Slave接口，用于接收FTBus Master model产生的测试激励时序信号，包括：FTBus Slave接口对FTBus Master model输出的测试激励时序信号中的数据和地址进行缓存；所述协议转换器，用于将自定义的FTBus协议的测试激励时序信号转换为标准AHB协议的测试激励时序信号，并通过内部状态机将数据和地址分别通过数据通道和地址通道传输给所述标准AHB Master接口，包括：所述协议转换器对测试激励时序信号中的控制信号进行检测，产生写操作信号和读操作信号，依据内部状态机的不同状态将接收的地址和数据分配至标准AHB Master接口的地址和数据通道。3.根据权利要求2所述的快速FT测试系统，其特征在于，所述协议转换器包括空闲状态、写地址状态、写数据状态、读地址状态和读数据状态。4.根据权利要求3所述的快速FT测试系统，其特征在于，所述所述协议转换器对测试激励时序信号中的控制信号进行检测，并产生写操作信号和读操作信号，依据不同的状态信号将接收的地址和数据分配至标准AHB Master接口的地址和数据道，包括：在hready=1的条件下，当检测到写操作时，进入到写地址状态，在写地址状态下，将缓存的地址发送给所述标准AHB Master接口的地址通道；在下一个周期，跳转至写数据状态，在写数据状态下，将缓存的数据发送给所述标准AHB Master接口的写数据通道；当hready=0，则停留在写数据状态，直到hready拉高，当hready=1若无新的操作时，回到空闲状态，若有新的写/读操作，则跳转至相应的写/读地址状态；在hready=1的条件下，当检测到读操作时，进入到读地址状态，在写地址状态下，将缓存的地址发送给标准AHB Master接口的地址通道；在下一个周期，跳转至读数据状态，当hready=0，则停留在写数据状态，直到hready拉高，将标准AHB Master接口的读数据通道返回的数据发送给FTBus Slave接口；...

【专利技术属性】
技术研发人员：李瑞鹏，王明东，阮航，程振洪，
申请(专利权)人：武汉凌久微电子有限公司，
类型：发明
国别省市：