一种垂直型半导体器件及其制备方法技术

本发明专利技术涉及一种垂直型半导体器件及其制备方法，属于半导体技术领域，用于解决对衬底刻蚀处理时损伤器件功能层的技术问题。所述垂直型半导体器件包括异质衬底、N型

【技术实现步骤摘要】
一种垂直型半导体器件及其制备方法


[0001]本专利技术涉及半导体
，特别地涉及一种垂直型半导体器件及其制备方法。

技术介绍

[0002]Ⅲ‑Ⅴ
族化合物是重要的半导体材料，例如AlN、GaN、InN、AlP、GaAs及这些材料的化合物，如AlGaN、InGaN、AlInGaN等。由于
Ⅲ‑Ⅴ
族化合物具有直接带隙、宽禁带、高击穿电场强度等优点，以GaN为代表的
Ⅲ‑Ⅴ
族化合物半导体广泛应用在发光器件、电力电子、射频器件等领域。另一方面，在半导体器件制造领域，半导体器件通常制造成为横向型和垂直型，采用
Ⅲ‑Ⅴ
族化合物的半导体器件也同样分为横向型器件和垂直型器件。由于电流流动方向与晶圆衬底横截面垂直，因而绝大部分的垂直型器件的电极分别分布在器件的正面和背面。
[0003]对于垂直型
Ⅲ‑Ⅴ
族化合物器件（以下以垂直型GaN器件为代表进行说明），由于GaN材料昂贵，当采用GaN材料作为支撑衬底时会导致器件成本高昂，从而间接地限制了垂直型GaN器件的应用和发展。为了解决这一问题，目前业界常用的一种方案是在价格低且尺寸可以扩展的硅（Si）衬底上异质外延GaN作为支撑衬底。虽然该方案通过在硅衬底上外延GaN层解决了器件成本高昂问题，但是由于需要在器件背面制作电极，因而需要在制作过程中去除异质衬底或者部分去除异质衬底以暴露出器件的功能层，再在功能层上制作电极，从而才能最终形成垂直型器件。从而可见，目前业界的垂直型器件的制作过程需要复杂的衬底处理工艺，制备工艺流程不但复杂，而且在处理衬底时容易造成内部功能层的损伤。

技术实现思路

[0004]针对现有技术中存在的技术问题，本专利技术提出了一种垂直型半导体器件及其制备方法，避免对衬底刻蚀处理时对器件功能层的损伤。
[0005]根据本专利技术的一个方面，本专利技术提供了一种垂直型半导体器件，包括异质衬底、N型
Ⅲ‑Ⅴ
族化合物层、器件功能层、导电层、第一电极和第二电极，其中，所述异质衬底正面至少包括第一区域和第二区域；所述N型
Ⅲ‑Ⅴ
族化合物层提供在所述异质衬底正面的第二区域上方；所述器件功能层提供在所述N型
Ⅲ‑Ⅴ
族化合物层上方，所述器件功能层为
Ⅲ‑Ⅴ
族化合物层；所述导电层提供在所述异质衬底正面的第一区域上方，与所述异质衬底形成欧姆接触；且所述导电层自所述第一区域延伸到所述N型
Ⅲ‑Ⅴ
族化合物层，与所述N型
Ⅲ‑Ⅴ
族化合物层形成欧姆接触；所述第一电极提供在器件功能层上方，与所述器件功能层形成欧姆接触；所述第二电极提供在所述异质衬底背面，与所述异质衬底形成欧姆接触。
[0006]可选地，所述异质衬底为重掺杂的硅衬底。当所述异质衬底为重掺杂的硅衬底时，所述重掺杂的硅衬底中的掺杂浓度大于或等于1E18cm
‑3，掺杂后材料的体电阻率小于或等于0.005ohm
·
cm。
[0007]可选地，所述N型
Ⅲ‑Ⅴ
族化合物层为N型氮化镓层，氮化镓中的掺杂元素为硅，掺杂浓度大于或等于5E18cm
‑3。
[0008]可选地，在所述异质衬底和所述N型
Ⅲ‑Ⅴ
族化合物层之间还包括成核层；或者，在所述异质衬底和所述N型
Ⅲ‑Ⅴ
族化合物层之间还包括成核层和缓冲层。
[0009]可选地，所述导电层自所述第一区域延伸到所述N型
Ⅲ‑Ⅴ
族化合物层的侧面，与所述N型
Ⅲ‑Ⅴ
族化合物层的侧面形成欧姆接触。
[0010]可选地，所述第一区域环绕邻接在所述第二区域周围，所述导电层至少覆盖与所述第二区域邻接的第一区域，且向上延伸到所述第二区域上方的N型
Ⅲ‑Ⅴ
族化合物层。
[0011]可选地，所述N型
Ⅲ‑Ⅴ
族化合物层的正面包括第三区域和第四区域，所述器件功能层提供在所述N型
Ⅲ‑Ⅴ
族化合物层正面的第四区域上方；所述导电层延伸到正面的所述第三区域，与所述N型
Ⅲ‑Ⅴ
族化合物层的侧面及正面的第三区域形成欧姆接触。
[0012]可选地，所述器件功能层为二极管功能层，所述第一电极和所述第二电极分别为二极管的阳极和阴极。
[0013]可选地，所述器件功能层为三极晶体管功能层，还包括提供在功能层上方的第三电极，所述第一电极与所述第三电极分别为源极和栅极，所述第二电极为漏极。
[0014]可选地，所述导电层的材料为金属。
[0015]根据本专利技术的另一个方面，本专利技术还提供了一种垂直型半导体器件的制备方法，包括以下步骤：提供异质衬底，其正面至少包括第一区域和第二区域；在所述异质衬底正面的第二区域上方提供N型
Ⅲ‑Ⅴ
族化合物层；在所述N型
Ⅲ‑Ⅴ
族化合物层上方提供器件功能层，所述器件功能层为
Ⅲ‑Ⅴ
族化合物层；在所述异质衬底正面的第一区域上方提供导电层，所述导电层与所述异质衬底形成欧姆接触；将所述导电层自所述第一区域延伸到所述N型
Ⅲ‑Ⅴ
族化合物层，与所述N型
Ⅲ‑Ⅴ
族化合物层形成欧姆接触；在器件功能层上方提供第一电极，所述第一电极与所述器件功能层形成欧姆接触；以及在所述异质衬底背面提供第二电极，所述第二电极与所述异质衬底形成欧姆接触。
[0016]本专利技术实施例不需要去除当前的衬底，无需复杂的键合、衬底去除等薄膜转移工艺，因而既不存在材料浪费的问题，也不会因为刻蚀衬底而损伤到器件的功能层，从而避免了对器件性能的影响。
附图说明
[0017]下面，将结合附图对本专利技术的优选实施方式进行进一步详细的说明，其中：图1至图3是现有技术中垂直型GaN
‑
on
‑
Si PN结二极管制备过程中的三个结构示意图；图4是根据本专利技术实施例一的垂直型半导体器件结构的纵向截面示意图；图5是根据本专利技术实施例一的垂直型半导体器件的制备方法流程图；图6是根据本专利技术实施例二的垂直型半导体器件结构的纵向截面示意图；
图7是图6的A向示意图；图8是根据本专利技术实施例三的垂直型半导体器件结构的纵向截面示意图；图9是根据本专利技术实施例四的垂直型半导体器件结构的纵向截面示意图；图10是根据本专利技术实施例五的垂直型半导体器件结构的纵向截面示意图；图11是根据本专利技术应用实施例一的垂直型半导体器件结构的纵向截面示意图；以及图12是根据本专利技术应用实施例二的垂直型半导体器件结构的纵向截面示意图。
具体实施方式
[0018]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种垂直型半导体器件，其特征在于，包括：异质衬底，其正面至少包括第一区域和第二区域；N型
Ⅲ‑Ⅴ
族化合物层，其提供在所述异质衬底正面的所述第二区域上方；器件功能层，其提供在所述N型
Ⅲ‑Ⅴ
族化合物层上方，所述器件功能层为
Ⅲ‑Ⅴ
族化合物层；导电层，其提供在所述异质衬底正面的所述第一区域上方，与所述异质衬底形成欧姆接触，且所述导电层自所述第一区域延伸到所述N型
Ⅲ‑Ⅴ
族化合物层，与所述N型
Ⅲ‑Ⅴ
族化合物层形成欧姆接触；第一电极，其提供在所述器件功能层上方，与所述器件功能层形成欧姆接触；以及第二电极，其提供在所述异质衬底背面，与所述异质衬底形成欧姆接触。2.根据权利要求1所述的垂直型半导体器件，其特征在于，所述异质衬底为重掺杂的硅衬底。3.根据权利要求2所述的垂直型半导体器件，其特征在于，所述重掺杂的硅衬底中的掺杂浓度大于或等于1E18cm
‑3，掺杂后材料的体电阻率小于或等于0.005ohm
·
cm。4.根据权利要求1所述的垂直型半导体器件，其特征在于，所述N型
Ⅲ‑Ⅴ
族化合物层为N型氮化镓层，氮化镓中的掺杂元素为硅，掺杂浓度大于或等于5E18cm
‑3。5.根据权利要求1所述的垂直型半导体器件，其特征在于，在所述异质衬底和所述N型
Ⅲ‑Ⅴ
族化合物层之间还包括成核层；或者，在所述异质衬底和所述N型
Ⅲ‑Ⅴ
族化合物层之间还包括成核层和缓冲层。6.根据权利要求1所述的垂直型半导体器件，其特征在于，所述导电层自所述第一区域延伸到所述N型
Ⅲ‑Ⅴ
族化合物层的侧面，与所述N型
Ⅲ‑Ⅴ
族化合物层的侧面形成欧姆接触。7.根据权利要求1所述的垂直型半导体器件，其特...

【专利技术属性】
技术研发人员：陈龙，闫韶华，黎子兰，
申请(专利权)人：广东致能科技有限公司，
类型：发明
国别省市：