半导体结构及其形成方法技术

本申请提供一种半导体结构及其形成方法，所述形成方法包括：提供半导体衬底，所述半导体衬底包括第一器件区和第二器件区；在所述第一器件区和第二器件区的半导体衬底上形成交替分布的第一掺杂区和第二掺杂区；在所述第一器件区形成自所述第一掺杂区和第二掺杂区的表面向底部方向延伸的埋层；形成依次相邻的第一阱区、第二阱区和第三阱区，且所述第三阱区中还形成有位于部分所述第一掺杂区表面的第一漂移区；形成第一器件和第二器件，其中所述第一器件包括第一源漏结构和第二源漏结构，所述第二器件包括第三源区和第四源区。所述半导体结构及其形成方法能够实现CMOS、MOSFET及JBS的集成。JBS的集成。JBS的集成。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本申请涉及半导体器件领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着碳化硅二极管、金属氧化物半导体场效应晶体管(MOSFET，Metal Oxide Semiconductor Field Effect Transistor)等功率器件发展的越来越成熟，加之半导体行业对高速发展和低成本的需求，集成电路逐渐被广泛关注。
[0003]集成双扩散金属氧化物半导体(DMOS，Double
‑
diffused Metal Oxide Semiconductor)能够提高高功率和高电流的输出，集成结势垒肖特基二极管(JBS，Junction Barrier Schottky)能降低二极管的开关电流，从而进一步降低开关损耗，集成互补金属氧化物半导体(CMOS，Complementary Metal Oxide Semiconductor)能将栅极驱动和其他控制电路置于同一晶圆上以达到更短的控制时间，降低线路中产生的寄生电感及电容。
[0004]因此，有必要将MOSFET、CMOS及JBS进行集成。

技术实现思路

[0005]本申请要解决的技术问题是提供MOSFET、CMOS及JBS的集成方法。
[0006]为解决上述技术问题，本申请提供了一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一器件区和第二器件区；在所述第一器件区和第二器件区的半导体衬底上形成交替分布的第一掺杂区和第二掺杂区；在所述第一器件区形成自所述第一掺杂区和第二掺杂区的表面向底部方向延伸的埋层；形成依次相邻的第一阱区、第二阱区和第三阱区，其中所述第一阱区和所述第二阱区位于部分所述埋层上，所述第三阱区位于部分所述埋层及所述第二器件区的所述第一掺杂区和第二掺杂区上，且所述第三阱区中还形成有位于部分所述第一掺杂区表面的第一漂移区；形成第一器件和第二器件，其中所述第一器件包括第一源漏结构和第二源漏结构，并分别位于所述第一阱区和所述第二阱区中，所述第二器件包括第三源区和第四源区，并分别位于所述第一漂移区两侧的所述第三阱区中。
[0007]在本申请的一些实施例中，形成所述第一掺杂区和所述第二掺杂区的方法包括：在所述第一器件区和所述第二器件区的半导体衬底上形成第一外延层；形成自所述第一外延层的部分表面延伸至部分底面的所述第二掺杂区，其余的所述第一外延层形成所述第一掺杂区。
[0008]在本申请的一些实施例中，形成所述第一阱区、第二阱区和第三阱区的方法包括：在所述埋层以及所述第二器件区的所述第一掺杂区和所述第二掺杂区的表面形成第二外延层；分别形成自所述第二外延层的部分表面延伸至部分底面的所述第一阱区和所述第三阱区，且所述第三阱区中还包括部分所述第二外延层；其中所述第一阱区和所述第三阱区间的所述第二外延层形成所述第二阱区，且所述第三阱区中的部分所述第二外延层形成所
述第一漂移区。
[0009]在本申请的一些实施例中，形成所述第一阱区、第二阱区和第三阱区的方法包括：在所述埋层以及所述第二器件区的所述第一掺杂区和所述第二掺杂区的表面形成第二外延层；分别形成自所述第二外延层的部分表面延伸至部分底面的所述第一阱区和所述第三阱区，且所述第三阱区中还包括部分所述第二外延层，其中部分所述第二外延层形成所述第一漂移区；在所述第一阱区和所述第三阱区间的所述第二外延层中形成所述第二阱区。
[0010]在本申请的一些实施例中，形成所述第一阱区、第二阱区和第三阱区的方法包括：在所述埋层以及所述第二器件区的所述第一掺杂区和所述第二掺杂区的表面形成第二外延层；形成自所述第二外延层的部分表面延伸至所述第二外延层中的所述第一阱区；形成自所述第二外延层的部分表面延伸至部分底面的所述第三阱区，且所述第三阱区中还包括部分所述第二外延层；其中所述第一阱区和所述埋层间以及所述第一阱区和所述第三阱区间的所述第二外延层形成所述第二阱区，且所述第三阱区中的部分所述第二外延层形成所述第一漂移区。
[0011]在本申请的一些实施例中，形成所述第一器件和第二器件的方法包括：在所述第一阱区中分别形成所述第一源漏结构的第一源区和第一漏区，并在所述第一漂移区两侧的所述第三阱区中分别形成第三源区和第四源区；在所述第二阱区中分别形成所述第二源漏结构的第二源区和第二漏区。
[0012]在本申请的一些实施例中，所述形成方法还包括：在同道工序中分别形成横跨部分所述第一源区和部分所述第一漏区表面的第一栅介质层，横跨部分所述第二源区和部分所述第二漏区表面的第二栅介质层，以及横跨部分所述第三源区和部分所述第四源区表面的第三栅介质层；在所述第一栅介质层、所述第二栅介质层以及所述第三栅介质层上分别形成第一栅极层、第二栅极层以及第三栅极层。
[0013]在本申请的一些实施例中，形成所述第一源区和第一漏区、所述第三源区和第四源区时，还在所述第二阱区中形成和所述第二源区相邻的第二欧姆接触区；形成所述第二源区和第二漏区时，还在所述第一阱区中形成和所述第一源区相邻的第一欧姆接触区以及在所述第一漂移区两侧的第三阱区中分别形成与所述第三源区相邻的第三欧姆接触区以及与所述第四源区相邻的第四欧姆接触区。
[0014]在本申请的一些实施例中，所述形成方法还包括：在部分所述第二欧姆接触区上、部分所述第三欧姆接触区上以及所述第二欧姆接触区和所述第三欧姆接触区间的第二阱区和第三阱区上形成场氧化层。
[0015]在本申请的一些实施例中，所述形成方法还包括：在暴露的所述第一阱区、所述第一欧姆接触区、所述第一源区、所述第一漏区、所述第二阱区、所述第二漏区、所述第二源区、所述第二欧姆接触区、所述第三阱区、所述第三欧姆接触区、所述第三源区、所述第四源区、所述第四欧姆接触区以及所述第一栅极层、所述第二栅极层、所述第三栅极层的表面形成层间电介质；在所述层间电介质中分别形成位于部分所述第一欧姆接触区和部分所述第一源区的表面、部分所述第一漏区的表面、部分所述第二漏区的表面、部分所述第二源区和部分所述第二欧姆接触区的表面、部分所述第三源区和部分所述第三欧姆接触区的表面以及部分所述第四源区和部分所述第四欧姆接触区的表面的接触孔结构。
[0016]在本申请的一些实施例中，所述半导体衬底还包括第三器件区，且所述第三器件
区的半导体衬底上也形成有交替分布的第一掺杂区和第二掺杂区；所述形成方法还包括：在形成所述第三阱区时，在所述第三器件区的部分所述第一掺杂区和第二掺杂区上形成第四阱区，且所述第三阱区和所述第四阱区间的所述第二外延层形成第二漂移区，且所述第二漂移区位于部分所述第一掺杂区上并邻接所述第四欧姆接触区；在形成所述第四欧姆接触区时，还在所述第四阱区中形成与所述第二漂移区邻接的重掺杂区；在部分所述第二漂移区的表面形成肖特基金属层。
[0017]在本申请的一些实施例中，所述接触孔结构包括：欧姆接触层和位于所述欧姆接触层上的通孔连线；形成所述肖特基金属层的方法包括：在所述第一器件区和所述第二器件区形成所述层间电介本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底包括第一器件区和第二器件区；在所述第一器件区和第二器件区的半导体衬底上形成交替分布的第一掺杂区和第二掺杂区；在所述第一器件区形成自所述第一掺杂区和第二掺杂区的表面向底部方向延伸的埋层；形成依次相邻的第一阱区、第二阱区和第三阱区，其中所述第一阱区和所述第二阱区位于部分所述埋层上，所述第三阱区位于部分所述埋层及所述第二器件区的所述第一掺杂区和第二掺杂区上，且所述第三阱区中还形成有位于部分所述第一掺杂区表面的第一漂移区；形成第一器件和第二器件，其中所述第一器件包括第一源漏结构和第二源漏结构，并分别位于所述第一阱区和所述第二阱区中，所述第二器件包括第三源区和第四源区，并分别位于所述第一漂移区两侧的所述第三阱区中。2.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一掺杂区和所述第二掺杂区的方法包括：在所述第一器件区和所述第二器件区的半导体衬底上形成第一外延层；形成自所述第一外延层的部分表面延伸至部分底面的所述第二掺杂区，其余的所述第一外延层形成所述第一掺杂区。3.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一阱区、第二阱区和第三阱区的方法包括：在所述埋层以及所述第二器件区的所述第一掺杂区和所述第二掺杂区的表面形成第二外延层；分别形成自所述第二外延层的部分表面延伸至部分底面的所述第一阱区和所述第三阱区，且所述第三阱区中还包括部分所述第二外延层；其中所述第一阱区和所述第三阱区间的所述第二外延层形成所述第二阱区，且所述第三阱区中的部分所述第二外延层形成所述第一漂移区。4.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一阱区、第二阱区和第三阱区的方法包括：在所述埋层以及所述第二器件区的所述第一掺杂区和所述第二掺杂区的表面形成第二外延层；分别形成自所述第二外延层的部分表面延伸至部分底面的所述第一阱区和所述第三阱区，且所述第三阱区中还包括部分所述第二外延层，其中部分所述第二外延层形成所述第一漂移区；在所述第一阱区和所述第三阱区间的所述第二外延层中形成所述第二阱区。5.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一阱区、第二阱区和第三阱区的方法包括：在所述埋层以及所述第二器件区的所述第一掺杂区和所述第二掺杂区的表面形成第二外延层；形成自所述第二外延层的部分表面延伸至所述第二外延层中的所述第一阱区；
形成自所述第二外延层的部分表面延伸至部分底面的所述第三阱区，且所述第三阱区中还包括部分所述第二外延层；其中所述第一阱区和所述埋层间以及所述第一阱区和所述第三阱区间的所述第二外延层形成所述第二阱区，且所述第三阱区中的部分所述第二外延层形成所述第一漂移区。6.根据权利要求1至5任一项所述的半导体结构的形成方法，其特征在于，形成所述第一器件和第二器件的方法包括：在所述第一阱区中分别形成所述第一源漏结构的第一源区和第一漏区，并在所述第一漂移区两侧的所述第三阱区中分别形成第三源区和第四源区；在所述第二阱区中分别形成所述第二源漏结构的第二源区和第二漏区。7.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述形成方法还包括：在同道工序中分别形成横跨部分所述第一源区和部分所述第一漏区表面的第一栅介质层，横跨部分所述第二源区和部分所述第二漏区表面的第二栅介质层，以及横跨部分所述第三源区和部分所述第四源区表面的第三栅介质层；在所述第一栅介质层、所述第二栅介质层以及所述第三栅介质层上分别形成第一栅极层、第二栅极层以及第三栅极层。8.根据权利要求7所述的半导体结构的形成方法，其特征在于，形成所述第一源区和第一漏区、所述第三源区和第四源区时，还在所述第二阱区中形成和所述第二源区相邻的第二欧姆接触区；形成所述第二源区和第二漏区时，还在所述第一阱区中形成和所述第一源区相邻的第一欧姆接触区以及在所述第一漂移区两侧的第三阱区中分别形成与所述第三源区相邻的第三欧姆接触区以及与所述第四源区相邻的第四欧姆接触区。9.根据权利要求8所述的半导体结构的形成方法，其特征在于，所述形成方法还包括：在部分所述第二欧姆接触区上、部分所述第三欧姆接触区上以及所述第二欧姆接触区和所述第三欧姆接触区间的第二阱区和第三阱区上形成场氧化层。10.根据权利要求9所述的半导体结构的形成方法，其特征在于，所述形成方法还包括：在暴露的所述第一阱区、所述第一欧姆接触区、所述第一源区、所述第一漏区、所述第二阱区、所述第二漏区、所述第二源区、所述第二欧姆接触区、所述第三阱区、所述第三欧姆接触区、所述第三源区、所述第四源区、所述第四欧姆接触区以及所述第一栅极层、所述第二栅极层、所述第三栅极层的表面形成层间电介质；在所述层间电介质中分别形成位于部分所述第一欧姆接触区和部分所述第一源区的表面、部分所述第一漏区的表面、部分所述第二漏区的表面、部分所述第二源区和部分所述第二欧姆接触区的表面、部分所述第三源区和部分所述第三欧姆接触区的表面以及部分所述第四源区和部分所述第四欧姆接触区的表面的接触孔结构。11.根据权利要求10所述的半导体结构的形成方法，其特征在于，所述半导体衬底还包括第三器件区，且所述第三器件区的半导体衬底上也形成有交替分布的第一掺杂区和第二掺杂区；所述形成方法还包括：在形成所述第三阱区时，在所述第三器件区的部分所述第一掺杂区和第二掺杂区上形成第四阱区，且所述第三阱...

【专利技术属性】
技术研发人员：李浩南，张永杰，周永昌，黄晓辉，董琪琪，
申请(专利权)人：飞锃半导体上海有限公司，
类型：发明
国别省市：