采用MBE刻蚀后外延的常关型氧化镓基器件及制备方法技术

本发明专利技术公开了一种采用MBE刻蚀后外延的常关型氧化镓基器件，包括：衬底；缓冲层，位于衬底上方；本征层，位于缓冲层上方；介质层，位于本征层上方；势垒层，本征层和介质层上表面的中部两端被刻蚀的位置形成第一凹槽，势垒层位于第一凹槽上方；盖帽层，本征层和介质层上表面的左右两侧被刻蚀的位置形成第二凹槽，盖帽层位于第二凹槽上方；钝化层，位于缓冲层、本征层和介质层左右两边缘被刻蚀的位置以及介质层和势垒层上方；栅电极及场板，分别位于中间的介质层以及钝化层上方；源电极，位于左侧的盖帽层上方；和漏电极，位于右侧的盖帽层上方。本发明专利技术公开了一种采用MBE刻蚀后外延的常关型氧化镓基器件的制备方法，提高器件性能和稳定性。性。性。

【技术实现步骤摘要】
采用MBE刻蚀后外延的常关型氧化镓基器件及制备方法


[0001]本专利技术涉及半导体器件
，尤其涉及采用MBE刻蚀后外延的常关型氧化镓基器件及制备方法。

技术介绍

[0002]21世纪所倡导的节能减排、绿色可持续发展理念的实施，离不开功率半导体材料与器件的不断发展。以初代半导体硅(Si)为基础开发的功率器件已被广泛的应用与生活的各个方面。然而，由于硅(Si)材料本身理论极限，已无法满足新时代背景下的要求。对此人们开发了以碳化硅(SiC)、氮化镓(GaN)为代表的第三代半导体材料。目前已经初步在5G基站、快速充电、新能源汽车等领域显示出其优越性。
[0003]以氧化镓(β
‑
Ga2O3)为代表的第四代半导体材料，相较于第三代半导体来讲，具有更大的禁带宽度(4.9eV)、更高的理论击穿电场(8MV/cm)以及低成本的单晶生长技术，非常适合用于开发新一代耐高压、耐高温的晶体管。此外受限于本征氧化镓(β
‑
Ga2O3)迁移率较低(300cm2/V s)的原因，人们通常采用调制掺杂、构建异质结界面以形成二维电子气(2DEG)，在空间上实现施主杂质与电子的分离，避免电离杂质的散射，以提高载流子迁移率。适应高频、高功率器件的开发和应用。
[0004]目前基于氧化镓基场效应晶体管开发的金属氧化物场效应晶体管(MOSFETs)、金属半导体场效应晶体管(MESFETs)调制掺杂场效应晶体管(MODFETs)、异质结场效应晶体管(HFETs)等按工作方式可划分为两大类：常开型(耗尽型)和常关型(增强型)。通常来讲实现常关型(增强型)晶体管需要更为复杂的工艺条件或器件结构以实现栅极下方沟道中的载流子在未施加栅极电压条件下的耗尽行为。
[0005]对于目前已实现的基于氧化镓基增强型场效应晶体管，通常的方法有：1)栅极金属选取高功函数；2)在栅极处刻蚀形成鳍式栅结构实现沟道处载流子耗尽；3)栅极下方采用低掺的本征氧化镓，或采用负离子注入(N)实现载流子的耗尽行为；4)对栅极处采用ICP/RIE工艺进行刻蚀；5)栅极介质层采用叠层铁电材料或P型材料对沟道中载流子耗尽。
[0006]对于方法1)实现的增强型器件通常需要采用贵重金属(例如Pt)，制备成本高；对于方法2)、3)、4)采用ICP/RIE(氟基气体/氯基气体)对栅极下方沟道刻蚀或离子注入通常会引入杂质、且离子注入会造成晶格损伤，影响器件性能；对于方法5)采用叠层铁电材料或P型材料作为栅介质实现的增强型器件结构制备工艺较为复杂，且需要较高的工艺条件。

技术实现思路

[0007]有鉴于此，本专利技术的目的在于提出一种采用MBE刻蚀后外延的常关型氧化镓基器件，在实现器件常关型的前提下，简化了器件制备流程，免除对栅极部位的刻蚀以及采用ICP引入的杂质等，有助于提高器件性能和稳定性。
[0008]为了实现上述的技术目的，本专利技术所采用的技术方案为：
[0009]本专利技术提供了一种采用MBE刻蚀后外延的常关型氧化镓基器件，由下到上包括：
[0010]衬底；
[0011]缓冲层，位于所述衬底上方，且左右两边缘被部分刻蚀；
[0012]本征层，位于所述缓冲层上方，且左右两边缘、上表面的左右两侧和上表面的中部两端被刻蚀；
[0013]介质层，位于所述本征层上方，且左右两边缘、上表面的左右两侧和上表面的中部两端被刻蚀；
[0014]势垒层，所述本征层和介质层上表面的中部两端被刻蚀的位置形成第一凹槽，所述势垒层位于第一凹槽上方；
[0015]盖帽层，所述本征层和介质层上表面的左右两侧被刻蚀的位置形成第二凹槽，所述盖帽层位于第二凹槽上方；
[0016]钝化层，位于所述缓冲层、本征层和介质层左右两边缘被刻蚀的位置以及介质层和势垒层上方；
[0017]源电极，位于左侧的所述盖帽层上方；
[0018]漏电极，位于右侧的所述盖帽层上方；
[0019]栅电极和两场板，所述栅电极位于中间的所述介质层上方；两所述场板分别位于中间的两所述钝化层上方。
[0020]进一步的，所述衬底采用β
‑
Ga2O3、GaN、SiC、AIN或蓝宝石，厚度为450～580um；所述缓冲层采用β
‑
Ga2O3，厚度为450～1000nm；所述本征层采用β
‑
Ga2O3，呈台面状，厚度为180～300nm。
[0021]进一步的，所述介质层采用SiO
X
、Al2O3、SiN
X
和HfO2中的任意一种，厚度为200～300nm；所述势垒层采用β
‑
Ga2O3/β
‑
(AlGa)2O3或β
‑
Ga2O3/β
‑
AlGaO，厚度为140～170nm。
[0022]进一步的，所述盖帽层采用掺杂n
+
β
‑
Ga2O3，掺杂元素为Si、Sn或Ge，掺杂浓度为10
18～19
cm
‑3；所述钝化层采用Al2O3、SiN或SiO
X
。
[0023]进一步的，靠近源电极的所述第一凹槽的刻蚀宽度为0.8～2.5um；靠近漏电极的所述第一凹槽的刻蚀宽度为1～10um；
[0024]位于左边的所述场板左边缘与源电极右边缘之间的距离为0.8～1um；位于右边的所述场板右边缘与漏电极左边缘之间的距离为0.8～1um。
[0025]有鉴于此，本专利技术的目的在于提出一种采用MBE刻蚀后外延的常关型氧化镓基器件的制备方法，在实现器件常关型的前提下，简化了器件制备流程，免除对栅极部位的刻蚀以及采用ICP引入的杂质等，有助于提高器件性能和稳定性。
[0026]为了实现上述的技术目的，本专利技术所采用的技术方案为：
[0027]本专利技术提供了一种采用MBE刻蚀后外延的常关型氧化镓基器件的制备方法，包括如下步骤：
[0028]步骤1、清洗衬底；
[0029]步骤2、在所述衬底上表面由下到上依次生长缓冲层、本征层和介质层；
[0030]步骤3、光刻图案化后对介质层的中部两端进行刻蚀，并沿着刻蚀的方向对本征层的上表面继续刻蚀形成第一凹槽，在所述第一凹槽上生长势垒层；
[0031]步骤4、对介质层的左右两侧进行刻蚀，并沿着刻蚀的方向对本征层的上表面继续刻蚀形成第二凹槽，在所述第二凹槽上生长盖帽层；
[0032]步骤5、对所述介质层的左右两边缘、本征层的左右两边缘和缓冲层上表面的左右两边缘进行刻蚀形成台阶，沿着所述介质层、本征层和缓冲层边缘被刻蚀的位置以及介质层和势垒层的上表面生长钝化层；
[0033]步骤6、在位于两侧的所述盖帽层上表面分别生长源电极和漏电极；
[0034]步骤7、对位于中间的所述介质层上方的钝化层进行刻蚀，在中间的介质层上方生长栅电极；并在中间的两钝化层上方生长两场板。
[0035]进本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种采用MBE刻蚀后外延的常关型氧化镓基器件，其特征在于，由下到上包括：衬底；缓冲层，位于所述衬底上方，且左右两边缘被部分刻蚀；本征层，位于所述缓冲层上方，且左右两边缘、上表面的左右两侧和上表面的中部两端被刻蚀；介质层，位于所述本征层上方，且左右两边缘、上表面的左右两侧和上表面的中部两端被刻蚀；势垒层，所述本征层和介质层上表面的中部两端被刻蚀的位置形成第一凹槽，所述势垒层位于第一凹槽上方；盖帽层，所述本征层和介质层上表面的左右两侧被刻蚀的位置形成第二凹槽，所述盖帽层位于第二凹槽上方；钝化层，位于所述缓冲层、本征层和介质层左右两边缘被刻蚀的位置以及介质层和势垒层上方；源电极，位于左侧的所述盖帽层上方；漏电极，位于右侧的所述盖帽层上方；栅电极和两场板，所述栅电极位于中间的所述介质层上方；两所述场板分别位于中间的两所述钝化层上方。2.如权利要求1所述的采用MBE刻蚀后外延的常关型氧化镓基器件，其特征在于，所述衬底采用β
‑
Ga2O3、GaN、SiC、AIN或蓝宝石，厚度为450～580um；所述缓冲层采用β
‑
Ga2O3，厚度为450～1000nm；所述本征层采用β
‑
Ga2O3，呈台面状，厚度为180～300nm。3.如权利要求1所述的采用MBE刻蚀后外延的常关型氧化镓基器件，其特征在于，所述介质层采用SiO
X
、Al2O3、SiN
X
和HfO2中的任意一种，厚度为200～300nm；所述势垒层采用β
‑
Ga2O3/β
‑
(AlGa)2O3或β
‑
Ga2O3/β
‑
AlGaO，厚度为140～170nm。4.如权利要求1所述的采用MBE刻蚀后外延的常关型氧化镓基器件，其特征在于，所述盖帽层采用n
+
β
‑
Ga2O3，掺杂元素为Si、Sn或Ge，掺杂浓度为10
18～19
cm
‑3；所述钝化层采用Al2O3、SiN或SiO
X
。5.如权利要求1所述的采用MBE刻蚀后外延的常关型氧化镓基器件，其特征在于，靠近源电极的所述第一凹槽的刻蚀宽度为0.8～2.5um；靠近漏电极的所述第一凹槽的刻蚀宽度为1～10um；位于左边的所述场板左边缘与源电极右边缘之间的距离为0.8～1um；位于右边的所述场板右边缘与漏电极左边缘之间的距离为0.8～1um。6.一种采用MBE刻蚀后外延的常关型氧化镓基器件的制备方法，其特征在于，包括如下步骤：步骤1、清洗衬底；步骤2、在所述衬底上表面由下到上依次生长缓冲层、本征层和介质层；步骤3、光刻图案化后对介质层的中部两端进行刻蚀，并沿着刻蚀的方向对本征层的上表面继续刻蚀形成第一凹槽，在所述第一凹槽上生长势垒层；步骤4、对介质层的左右两侧进行刻蚀，并沿着刻蚀的方向对本征层的上表面继续刻蚀形成第二凹槽，在所述第二凹槽上生长盖帽层；
步骤5、对所述介质层的左右两边缘、本征层的左右两边缘和缓冲层上表面的左右两边缘进行刻蚀形成台阶，沿着所述介质层、本征层和缓冲层边缘被刻蚀的位置以及介质层和势垒层的上表面生长钝化层；步骤6、在位于两侧的所述盖帽层上表面分别生长源电极和漏电极；步骤7...

【专利技术属性】
技术研发人员：杨伟锋，田成义，张传伦，张捷，
申请(专利权)人：厦门大学，
类型：发明
国别省市：