一种高效实时的串行测试通讯接口装置制造方法及图纸

本发明专利技术涉及一种高效实时的串行测试通讯接口装置，包括：写地址串转并及读地址串转并，用以将串行输入的地址信号转换为内部的并行地址使用。该高效实时的串行测试通讯接口装置，通过写地址串转并及读地址串转并、写数据串转并以及读数据并转串，将串行输入的信号转换为内部的并行使用，使串行直接读写接口，以及将内部读取出来的数据转换为串行输出的数据，供外部获取，地址和数据输入或输出直接操作，且接口数量少，而通过读写数据、读写地址转换时，用控制信号来控制信号长度，使数据和地址的长度可控制，用最简洁和快速的读写操作，既保证了接口数量较少，同时也能高效的完成接口配置，实现的高效实时的串行通讯。实现的高效实时的串行通讯。实现的高效实时的串行通讯。

【技术实现步骤摘要】
一种高效实时的串行测试通讯接口装置


[0001]本专利技术涉及芯片测试
，具体为一种高效实时的串行测试通讯接口装置。

技术介绍

[0002]在现有芯片量产中，有很多模拟IP的测试，对于模拟IP测试中，目前主要采用JTAG转内部总线，或者直接IP接口控制；如采用JTAG，遵循JTAG协议进行一系列配置，完成IP的配置流程，待测试完成，获取测试结果；或采用直接IP接口控制，按照接口的时序要求进行赋值，待测试完成，通过接口获取测试结果。
[0003]当采用JTAG，会有要遵循JTAG协议进行一系列配置，配置流程比较繁琐、复杂以及费时，而采用直接IP接口控制，虽然比较直接和实时，但是会有接口多，需要用到很多IO管脚才能完成控制，同样增加了接口控制的复杂性，故而提出一种高效实时的串行测试通讯接口装置来解决上述问题。

技术实现思路

[0004]针对现有技术的不足，本专利技术提供了一种高效实时的串行测试通讯接口装置，具备减少复杂流程实现高效实时的串行通讯等优点，解决了控制实时和接口复杂的问题。
[0005]为实现上述目的，本专利技术提供如下技术方案：一种高效实时的串行测试通讯接口装置，包括：
[0006]写地址串转并及读地址串转并，用以将串行输入的地址信号转换为内部的并行地址使用；
[0007]写数据串转并，用以将串行输入的数据信号转换为内部的写数据使用；
[0008]读数据并转串，用以将内部读取出来的数据转换为串行输出的数据，供外部获取；
[0009]APBmaster状态机，用以连接串/并转换和内部APB总线，完成外部串行信号读写内部寄存器。
[0010]进一步，所述写地址串转并及读地址串转并时，使用控制信号来控制地址的长度和读写的转换。
[0011]进一步，所述写数据串转并时，使用控制信号来控制写数据的长度。
[0012]进一步，所述读数据并转串时，状态信号指示串行输出数据的长度。
[0013]进一步，所述写操作通过外部同时控制串行地址信号/串行写数据信号来完成，所述读操作通过控制串行地址信号和获取串行读数据信号来完成。
[0014]进一步，所述写操作流程如下：
[0015]控制wr_sel为高，为写；
[0016]addr_en的周期数可控(N可以配置)，控制串行地址的输入；
[0017]rx_addr串行输入地址数据(高位在前)，完成写地址的输入；
[0018]wdata_en的周期数可控(M可以配置)，控制串行数据的输入；
[0019]rx_data串行输入地址数据(高位在前)，完成写数据输入；
[0020]APBmaster状态机转换为内部apb总线，完成对内部寄存器的写。
[0021]进一步，所述读操作流程如下：
[0022]控制wr_sel为低，为读；
[0023]addr_en的周期数可控(N可以配置)，控制串行地址的输入；
[0024]rx_addr串行输入地址数据(高位在前)，完成读地址的输入；
[0025]rdata_en的周期数可控(M可以配置)，控制串行数据的输入；
[0026]tx_rdata串行输入地址数据(高位在前)，完成写数据输入；
[0027]APBmaster状态机转换为内部apb总线，完成对内部寄存器的读。
[0028]与现有技术相比，本申请的技术方案具备以下有益效果：
[0029]该高效实时的串行测试通讯接口装置，通过写地址串转并及读地址串转并以及读数据并转串，将串行输入的地址信号转换为内部的并行地址使用，使串行直接读写接口，以及将内部读取出来的数据转换为串行输出的数据，供外部获取，供地址和数据输入或输出直接操作，且接口数量少，而通过写数据串转并时，用控制信号来控制写数据的长度，使数据和地址的长度可控制，用最简洁和快速的读写操作，既保证了接口数量较少，同时也能高效的完成接口配置，实现的高效实时的串行通讯。
附图说明
[0030]图1为本专利技术整体框架示意图；
[0031]图2为本专利技术结构接口连接示意图；
[0032]图3为本专利技术写操作流程图；
[0033]图4为本专利技术读操作流程图。
具体实施方式
[0034]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0035]请参阅图1
‑
2，本专利技术提供了一种高效实时的串行测试通讯接口装置，旨在解决实时和接口复杂的问题，包括串行地址信号、串行写数据信号、串行读数据信号和apb总线接口，其中，对于串行地址信号，通过写地址串转并及读地址串转并将串行输入的地址信号转换为内部的并行地址使用，使用控制信号来控制地址的长度和读写的转换。
[0036]对于串行写数据信号，通过写数据串转并将串行输入的数据信号转换为内部的写数据使用，使用控制信号来控制写数据的长度，对于串行读数据信号，通过读数据并转串将内部读取出来的数据转换为串行输出的数据，供外部获取，状态信号指示串行输出数据的长度，内部APB总线通过APBmaster状态机连接串/并转换，完成外部串行信号读写内部寄存器。
[0037]整个装置通过外部同时控制串行地址信号/串行写数据信号来完成写操作，通过控制串行地址信号和获取串行读数据信号来完成读操作。
[0038]具体的，请参阅图3
‑
4，写操作流程如下：
[0039]控制wr_sel为高，为写；
[0040]addr_en的周期数可控(N可以配置)，控制串行地址的输入；
[0041]rx_addr串行输入地址数据(高位在前)，完成写地址的输入；
[0042]wdata_en的周期数可控(M可以配置)，控制串行数据的输入；
[0043]rx_data串行输入地址数据(高位在前)，完成写数据输入；
[0044]APBmaster状态机转换为内部apb总线，完成对内部寄存器的写。
[0045]以上流程通过控制串行地址和数据的长度，可以根据实际硬件数据和地址长度要求，完成快速的写操作，能够实现连续的写操作，而不需要有实时反馈，可以后台再进行检测。
[0046]读操作流程如下：
[0047]控制wr_sel为低，为读；
[0048]addr_en的周期数可控(N可以配置)，控制串行地址的输入；
[0049]rx_addr串行输入地址数据(高位在前)，完成读地址的输入；
[0050]rdata_en的周期数可控(M可以配置)，控制串行数据的输入；
[0051]tx_rdata串行输入地址数据(高位在前)，完成写数据输入；
[0052]APBmas本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高效实时的串行测试通讯接口装置，其特征在于，包括：写地址串转并及读地址串转并，用以将串行输入的地址信号转换为内部的并行地址使用；写数据串转并，用以将串行输入的数据信号转换为内部的写数据使用；读数据并转串，用以将内部读取出来的数据转换为串行输出的数据，供外部获取；APBmaster状态机，用以连接串/并转换和内部APB总线，完成外部串行信号读写内部寄存器。2.根据权利要求1所述的一种高效实时的串行测试通讯接口装置，其特征在于：所述写地址串转并及读地址串转并时，使用控制信号来控制地址的长度和读写的转换。3.根据权利要求2所述的一种高效实时的串行测试通讯接口装置，其特征在于：所述写数据串转并时，使用控制信号来控制写数据的长度。4.根据权利要求3所述的一种高效实时的串行测试通讯接口装置，其特征在于：所述读数据并转串时，状态信号指示串行输出数据的长度。5.根据权利要求1
‑
4任一项所述的一种高效实时的串行测试通讯接口装置，其特征在于：所述写操作通过外部同时控制串行地址信号/串行写数据信号来完成，所述读...

【专利技术属性】
技术研发人员：梅文超，骆贞平，
申请(专利权)人：无锡摩芯半导体有限公司，
类型：发明
国别省市：