一种复位电路的设计方法技术

技术编号:40180211 阅读:17 留言:0更新日期:2024-01-26 23:46
本发明专利技术涉及集成电路设计技术领域,具体公开了一种复位电路,包括异步复位同步释放电路figure‑1、复位同步单元figure‑1.1、延时电路figure‑2以及门控电路Gatecellfigure‑3,所述异步复位同步释放电路figure‑1实现异步复位同步释放和复位同步单元figure‑1.1对figure‑1的输出做打拍处理,将其按需求延时释放,所述延时电路figure‑2由若干个移位寄存器构成,所述门控电路Gatecellfigure‑3为由latch构成的门控,latch后的时钟使能信号和系统clk_in相与作为整个电路的clk_out输出。该复位电路的设计方法,通过将复位电路的两个输出clk_out和reset_sync必须联用作为IP模块的复位和时钟输入,这样确保了模块在工作时,复位是完全释放了的,这样保证了模块的可靠性,而通过参数配置来释放复位,在芯片内各个模块间的释放顺序也可以确定。

【技术实现步骤摘要】

本专利技术涉及集成电路设计,具体为一种复位电路的设计方法


技术介绍

1、在现在的soc芯片中,一般分为同步复位和异步复位,同步复位是要等待下一个时钟沿到来时对触发器进行复位,异步复位则不需要等待时钟沿即可进行复位。随着soc集成度越来越高,各模块之间可能需要保持严谨的复位时序,比如有些机密数据需要清除,也可能是该模块中有需要保护的数据,在复位前需要将其存到flash或者ram中再复位等等。

2、复位正确对于一个芯片或者系统是至关重要的,其最基本的目的是使该芯片或系统能进入到一个确认稳定的初始状态,避免其上电后进入随机状态而死机,影响整个芯片或系统的功能正确和稳定性,中国授权专利cn 100549909c中公开了一种异步复位电路及实现方法,通过两级寄存器的锁存,在两个时钟周期的作用下,将时钟上升沿与复位信号跳变沿之间不确定的相位关系,变为了确定的相位关系,达到了提高异步复位可靠性的效果,但上述方案未给出针对soc各模块之间复位时序控制的方法,基于此,本申请提出一种复位电路的设计方法以解决上述问题。


>技术实现思路...

【技术保护点】

1.一种复位电路,其特征在于,包括异步复位同步释放电路figure-1、复位同步单元figure-1.1、延时电路figure-2以及门控电路Gate cell figure-3;

2.根据权利要求1所述的一种复位电路,其特征在于,所述电路中的D锁存器为电平触发,在Clk=1时,数据通过D锁存器流到了Q;在Clk=0时,Q保持原来的值不变。

3.一种复位电路的设计方法,其特征在于,包括一下步骤:

4.根据权利要求3所述的一种复位电路的设计方法,其特征在于,所述步骤1中的复位源来自顶层的硬复位hw_rst或者来自软件配置的复位sw_rst。

...

【技术特征摘要】

1.一种复位电路,其特征在于,包括异步复位同步释放电路figure-1、复位同步单元figure-1.1、延时电路figure-2以及门控电路gate cell figure-3;

2.根据权利要求1所述的一种复位电路,其特征在于,所述电路中的d锁存器为电平触发,在clk=1时,数据通过d锁存器流到了q;在clk=0时,q保持原来的值不变。

...

【专利技术属性】
技术研发人员:苏洋
申请(专利权)人:无锡摩芯半导体有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1