一种串口转单总线的传输电路制造技术

本发明专利技术公开了一种串口转单总线的传输电路，包括直流电压线V+、直流电压线V

【技术实现步骤摘要】
一种串口转单总线的传输电路


[0001]本专利技术涉及串口转单总线
，具体是指一种串口转单总线的传输电路。

技术介绍

[0002]使用充电器与锂电池充电时，充电器的电压，电流与锂电池必须匹配。为了更好地保护锂电池的性能，锂电池一般会要求充电过程按涓流充电(低压预充)、恒流充电、恒压充电以及充电终止四个阶段，进行管控。锂电池充电器的基本要求是特定的充电电流和充电电压，从而保证锂电池安全充电。增加其它充电辅助功能是为了改善电池寿命，简化充电器的操作，其中包括给过放电的电池使用涓流充电、电池电压检测、输入电流限制、充电完成后关断充电器、电池部分放电后自动启动充电等。
[0003]锂离子电池在充电过程中容易出现传输电路损坏的情况，影响充电安全。

技术实现思路

[0004]本专利技术的目的是克服现有技术中的不足之处，提供一种能够提高充电安全性的串口转单总线的传输电路。
[0005]本专利技术的目的是通过以下技术方案来实现的：
[0006]一种串口转单总线的传输电路，包括直流电压线V+、直流电压线V
‑
、总线BUS、第一系统和第二系统，所述第一系统和第二系统通过直流电压线V+、直流电压线V
‑
、总线BUS三线连接，所述第一系统包括第一MCU芯片、三极管Q1、三极管Q3、三极管Q5、三极管Q8，所述第一MCU芯片的Tx1端与三极管Q5的基极电连接，所述三极管Q5的发射极与第一MCU芯片的电压输入端连接，所述三极管Q5的集电极与三极管Q8的基极电连接，所述三极管Q8的发射极接地，所述第一MCU芯片的Tx1端为低电平时，所述三极管Q5、三极管Q8导通，总线BUS电压拉低，所述第一MCU芯片的Tx1端为高电平时，三极管Q5、三极管Q8截止，总线BUS电压拉高；所述第一MCU芯片的R x1端与三极管Q1的集电极电连接，所述三极管Q5的发射极与第一MCU芯片的电压输入端连接，所述三极管Q5的基极与三极管Q3的集电极电连接，所述三极管Q3的发射极接地。
[0007]进一步的，所述第一系统还设置有电阻R3和二极管D1，所述二极管D1的一端与传输电路VCC端连接，所述二极管D1的另一端与电阻R3连接。
[0008]进一步的，所述第二系统包括第二MCU芯片、三极管Q2、三极管Q4、三极管Q6、三极管Q7，所述第二MCU芯片的Tx2端与三极管Q6的基极电连接，所述三极管Q6的发射极与第二MCU芯片的电压输入端连接，所述三极管Q6的集电极与三极管Q7的基极电连接，所述三极管Q7的发射极接地，所述第二MCU芯片的Tx2端为低电平时，所述三极管Q6、三极管Q7导通，总线BUS电压拉低，所述第二MCU芯片的Tx2端为高电平时，三极管Q6、三极管Q7截止，总线BUS电压拉高；所述第二MCU芯片的R x2端与三极管Q2的集电极电连接，所述三极管Q2的发射极与第二MCU芯片的电压输入端连接，所述三极管Q2的基极与三极管Q4的集电极电连接，所述三极管Q4的发射极接地。
[0009]进一步的，所述第一系统还包括二极管D2和二极管D8，所述二极管D2一端与三极管Q3的集电极连接，所述二极管D2另一端连接有电阻R5。
[0010]进一步的，所述第二系统还包括二极管D3和二极管D9，所述二极管D3一端与三极管Q4的集电极连接，所述二极管D3另一端连接有电阻R4
[0011]进一步的，所述第一系统还设置有防ESD电路，所述防ESD电路包括二极管D6、二极管D7、电阻R8、电阻R10；所述二极管D6的一端与电阻R8的一端连接，所述二极管D6的另一端接地；所述二极管D7的一端与电阻R10的一端连接，所述二极管D7的另一端接地，所述电阻R8的另一端通过总线BUS与电阻R10的另一端连接。
[0012]进一步的，所述三极管Q1、三极管Q5、三极管Q2、三极管Q6均为PNP三极管。
[0013]进一步的，所述三极管Q3、三极管Q8、三极管Q4、三极管Q7均为NPN三极管。
[0014]本专利技术相比现有技术具有以下优点及有益效果：
[0015]本专利技术通过基本对称的第一系统与第二系统，在总线BUS与直流电压线V
‑
短路，总线拉低BUS，不会损坏电路；总线BUS与直流电压线V+短路，总线BUS拉高，不会损坏电路，二极管D1防止直流电压线V+电压反灌传输电路VCC端，在锂离子电池充电过程中避免出现传输电路损坏的情况，提高充电安全。
附图说明
[0016]图1为一种串口转单总线的传输电路图。
具体实施方式
[0017]应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。
[0018]下面将结合本专利技术的实施例中的附图，对本专利技术的实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0019]需要说明的是，本专利技术的说明书和权利要求书及上述附图中的术语“包括”、“包含”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。在本专利技术的权利要求书、说明书以及说明书附图中的术语，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体/操作/对象与另一个实体/操作/对象区分开来，而不一定要求或者暗示这些实体/操作/对象之间存在任何这种实际的关系或者顺序。
[0020]如图1所示，一种串口转单总线的传输电路，包括直流电压线V+、直流电压线V
‑
、总线BUS、第一系统1和第二系统2，所述第一系统1和第二系统2通过直流电压线V+、直流电压线V
‑
、总线BUS三线连接，所述第一系统1包括第一MCU芯片、三极管Q1、三极管Q3、三极管Q5、三极管Q8，所述第一MCU芯片的Tx1端与三极管Q5的基极电连接，所述三极管Q5的发射极与第一MCU芯片的电压输入端连接，所述三极管Q5的集电极与三极管Q8的基极电连接，所述三极管Q8的发射极接地，第一系统1中第一MCU芯片串口通讯脚Tx1端与Rx1端，Tx1端的电平控制：所述第一MCU芯片的Tx1端为低电平时，所述三极管Q5、三极管Q8导通，总线BUS电压拉
低，所述第一MCU芯片的Tx1端为高电平时，三极管Q5、三极管Q8截止，总线BUS电压拉高到VCC；RX1端的电平控制：当总线BUS为低时，三极管Q3截止，三极管Q1截止，Rx1端为低电平。当总线BUS电压为高时，三极管Q3导通，三极管Q1导通，RX1端为高电平；所述第一MCU芯片的R x1端与三极管Q1的集电极电连接，所述三极管Q5的发射极与第一MCU芯片的电压输入端连接，所述三极管Q5的基极与三极管Q3的集电极电连接，所述三本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种串口转单总线的传输电路，其特征在于：包括直流电压线V+、直流电压线V
‑
、总线BUS、第一系统和第二系统，所述第一系统和第二系统通过直流电压线V+、直流电压线V
‑
、总线BUS三线连接，所述第一系统包括第一MCU芯片、三极管Q1、三极管Q3、三极管Q5、三极管Q8，所述第一MCU芯片的Tx1端与三极管Q5的基极电连接，所述三极管Q5的发射极与第一MCU芯片的电压输入端连接，所述三极管Q5的集电极与三极管Q8的基极电连接，所述三极管Q8的发射极接地，所述第一MCU芯片的Tx1端为低电平时，所述三极管Q5、三极管Q8导通，总线BUS电压拉低，所述第一MCU芯片的Tx1端为高电平时，三极管Q5、三极管Q8截止，总线BUS电压拉高；所述第一MCU芯片的R x1端与三极管Q1的集电极电连接，所述三极管Q5的发射极与第一MCU芯片的电压输入端连接，所述三极管Q5的基极与三极管Q3的集电极电连接，所述三极管Q3的发射极接地。2.根据权利要求1所述的串口转单总线的传输电路，其特征在于：所述第一系统还设置有电阻R3和二极管D1，所述二极管D1的一端与传输电路VCC端连接，所述二极管D1的另一端与电阻R3连接。3.根据权利要求1所述的串口转单总线的传输电路，其特征在于：所述第二系统包括第二MCU芯片、三极管Q2、三极管Q4、三极管Q6、三极管Q7，所述第二MCU芯片的Tx2端与三极管Q6的基极电连接，所述三极管Q6的发射极与第二MCU芯片的电压输入端连接，所述三极管Q6的集电极与三极管Q7的基极电连接，所述三极管Q7...

【专利技术属性】
技术研发人员：陈立群，
申请(专利权)人：深圳市京泉华智能电气有限公司，
类型：发明
国别省市：