基于数据残留时间的SRAM-PUF预选方法及装置、电子设备制造方法及图纸

本发明专利技术涉及物理不可克隆函数技术领域，公开了一种基于数据残留时间的SRAM

【技术实现步骤摘要】
基于数据残留时间的SRAM
‑
PUF预选方法及装置、电子设备


[0001]本申请涉及物理不可克隆函数
，尤其涉及基于数据残留时间的SRAM
‑
PUF预选方法及装置、电子设备。

技术介绍

[0002]电子设备是我们日常生活中不可分割的一部分，这类设备如智能卡、移动电话、RFIDs可用于验证其所有者的身份，并为其提供访问私人区域或其银行账号的权限，并且都可存储其私人数据以及信息。由于这些设备的广泛使用，这就使其容易成为被攻击的目标，这实际上就是一个安全问题。大多数的设备都包含一些用于验证其拥有者身份的密钥或者信息，因此，这些信息或者密钥必须以一种安全的方式存储，如此才可以防止信息的泄露，保证设备以及个人信息的安全性。
[0003]密钥的安全存储和使用是一项具有挑战性的任务，通常情况下密钥存储于非易失性存储器中，但其容易受到侵入式攻击而造成密钥的泄露，为了能够安全存储密钥，电子设备中必须有额外的硬件安全架构来做攻击的检测，这些硬件需要提供稳定的电源来维持工作，但这对于一些小的平台如微控制器、RFIDs都是一笔巨大的开销。以上的这些描述都带出了目前嵌入式设备中普遍存在的问题，在提高设备安全性的基础上需要增大过多硬件资源，提高了芯片的功耗及面积。PUF以一种安全的方式保存密钥信息，正越来越多的应用于加密协议、系统安全架构中。
[0004]SRAM由于其自身天然的随机性，不需要额外的PUF硬件电路来生成熵源，成为国内外研究的热门，且已经以一种较为成熟的技术用于商业。但是其存在如下问题，原生态的SRAM
‑
PUF错误率较高，随之要求的是纠错电路纠错能力的增加，同时伴随着电路面积的线性增加。
[0005]虽然对SRAM单元进行预选的方法很多，但是这些方法都存在一定的缺陷。利用SRAM单元上电坡度的特性，提出的SRAM上电坡度预选算法，虽然所需要的测试数据量少，但其需要从电源两端对SRAM进行梯度上电，对电源提出了较高的要求，且其对环境敏感不易进行密钥重构；利用SRAM跳闸电压特性，提出的SRAM最大跳闸电压预选算法，虽然测试数据结果准确，但是对电源分级颗粒度提出了较高的要求；临时多数表决算法通过数次评估SRAM重复上电值进行多数投票表决，选择表决之后仍具有强烈偏向性的单元作为PUF响应，但是许多在前级评估中有相同偏向的单元在后续的评估中出现了相反的偏向性，虽然方法简单但是失去了PUF的稳定性。

技术实现思路

[0006]本申请实施例的目的是提供基于数据残留时间的SRAM
‑
PUF预选方法及装置、电子设备，以解决相关技术中存在的SRAM
‑
PUF稳定性低，纠错电路面积大的问题。
[0007]根据本申请实施例的第一方面，提供基于数据残留时间的SRAM
‑
PUF预选方法，包括：
[0008]设置SRAM单元断电时间扫描步长以及扫描总时长，获取每个断电扫描节点中所有偏
‘1’
和偏
‘0’
俩类SRAM单元的上电信息；
[0009]从所述上电信息中获取偏
‘1’
和偏
‘0’
俩类SRAM单元的数据残留时间；
[0010]设置SRAM
‑
PUF响应长度，并设置是否进行SRAM单元分块操作；
[0011]如果设置不进行SRAM单元分块操作，则从俩类SRAM单元的数据残留时间中筛选出SRAM
‑
PUF响应长度的SRAM单元下标，剩余SRAM单元成为掩码位；
[0012]如果设置进行SRAM单元分块操作，则根据所设置的SRAM
‑
PUF响应长度将所有SRAM单元进行阵列分块，从SRAM单元分块中筛选出偏向性强度最大的SRAM单元分块号，根据所述SRAM
‑
PUF响应长度，从偏向性强度最大的SRAM单元分块中筛选出SRAM
‑
PUF响应长度的SRAM单元下标，此分块内剩余SRAM单元成为掩码位；
[0013]根据所述的SRAM单元下标生成SRAM
‑
PUF响应；
[0014]存储所述分块号、掩码位作为生成SRAM
‑
PUF响应的信息源。
[0015]进一步地，所述SRAM单元既可是片外SRAM单元也可是嵌入式设备的片内SRAM单元，设置SRAM单元断电时间扫描步长以及扫描总时长，获取每个断电扫描节点中所有偏
‘1’
和偏
‘0’
俩类SRAM单元的上电信息，包括：
[0016]向SRAM阵列中全写数据
‘1’
，根据设置的断电扫描步长进行批次断电，然后再进行上电，上电之后读取每个SRAM单元上电信息，将数据与断电扫描节点相对应；
[0017]向SRAM阵列中全写数据
‘0’
，根据设置的断电扫描步长进行批次断电，然后再进行上电，上电之后读取每个SRAM单元上电信息，将数据与断电扫描节点相对应。
[0018]进一步地，根据断电扫描的SRAM阵列数据结果，断电时间越短先翻转的SRAM单元就是偏向性较强的单元，可以构建出断电时间与数据残留情况之间的关系；
[0019]进一步地，从所述上电信息中获取偏
‘1’
和偏
‘0’
俩类SRAM单元的数据残留时间，包括：
[0020]根据所述的每个断电扫描节点获取的俩类SRAM单元上电信息，筛选出每个断电扫描节点上翻转的SRAM单元；
[0021]根据设置的SRAM单元断电时间扫描步长以及扫描总时长，将所述翻转的SRAM单元进行标号，SRAM单元的标号对应其数据残留时间。
[0022]进一步地，所述的SRAM
‑
PUF响应长度配置成64或128或256位，所述分块操作对应SRAM分块数量为2048或1024或512块。
[0023]进一步地，从俩类SRAM单元的数据残留时间中筛选出SRAM
‑
PUF响应长度的SRAM单元下标，包括：
[0024]根据所述偏
‘0’
单元的数据残留时间对SRAM单元进行升序排列，从升序排列中筛选出二分之一SRAM
‑
PUF响应长度的偏
‘0’
SRAM单元下标；
[0025]根据所述偏
‘1’
单元的数据残留时间对SRAM单元进行升序排列，从升序排列中筛选出二分之一SRAM
‑
PUF响应长度的偏
‘1’
SRAM单元下标；
[0026]将筛选出的偏
‘0’
SRAM单元下标和偏
‘1’
SRAM单元下标升序排列得到SRAM
‑
PUF响应长度的SRAM单元下标，剩余SRAM单元成为掩码位。
[0027]进一步的，如果设置进行SRAM单元分本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于数据残留时间的SRAM
‑
PUF预选方法，其特征在于，包括：设置SRAM单元断电时间扫描步长以及扫描总时长，获取每个断电扫描节点中所有偏
‘1’
和偏
‘0’
俩类SRAM单元的上电信息；从所述上电信息中获取偏
‘1’
和偏
‘0’
俩类SRAM单元的数据残留时间；设置SRAM
‑
PUF响应长度，并设置是否进行SRAM单元分块操作；如果设置不进行SRAM单元分块操作，则从俩类SRAM单元的数据残留时间中筛选出SRAM
‑
PUF响应长度的SRAM单元下标，剩余SRAM单元成为掩码位；如果设置进行SRAM单元分块操作，则根据所设置的SRAM
‑
PUF响应长度将所有SRAM单元进行阵列分块，从SRAM单元分块中筛选出偏向性强度最大的SRAM单元分块号，根据所述SRAM
‑
PUF响应长度，从偏向性强度最大的SRAM单元分块中筛选出SRAM
‑
PUF响应长度的SRAM单元下标，此分块内剩余SRAM单元成为掩码位；根据所述的SRAM单元下标生成SRAM
‑
PUF响应；存储所述分块号、掩码位作为生成SRAM
‑
PUF响应的信息源。2.根据权利要求1所述的方法，其特征在于，设置SRAM单元断电时间扫描步长以及扫描总时长，获取每个断电扫描节点中所有偏
‘1’
和偏
‘0’
俩类SRAM单元的上电信息，包括：向SRAM阵列中全写数据
‘1’
，根据设置的断电扫描步长进行批次断电，然后再进行上电，上电之后读取每个SRAM单元上电信息，将数据与断电扫描节点相对应；向SRAM阵列中全写数据
‘0’
，根据设置的断电扫描步长进行批次断电，然后再进行上电，上电之后读取每个SRAM单元上电信息，将数据与断电扫描节点相对应。3.根据权利要求1所述的方法，其特征在于，从所述上电信息中获取偏
‘1’
和偏
‘0’
俩类SRAM单元的数据残留时间，包括：根据所述的每个断电扫描节点获取的俩类SRAM单元上电信息，筛选出每个断电扫描节点上翻转的SRAM单元；根据设置的SRAM单元断电时间扫描步长以及扫描总时长，将所述翻转的SRAM单元进行标号，SRAM单元的标号对应其数据残留时间。4.根据权利要求1所述的方法，其特征在于，所述的SRAM
‑
PUF响应长度配置成64或128或256位，所述分块操作对应SRAM分块数量为2048或1024或512块。5.根据权利要求1所述的方法，其特征在于，从俩类SRAM单元的数据残留时间中筛选出SRAM
‑
PUF响应长度的SRAM单元下标，包括：根据所述偏
‘0’
单元的数据残留时间对SRAM单元进行升序排列，从升序排列中筛选出二分之一SRAM
‑
PUF响应长度的偏
‘0’
SRAM单元下标；根据所述偏
‘1’
单元的数据残留时间对SRAM单元进行升序排列，从升序排列中筛选出二分之一SRAM
‑
PUF响应长度的偏
‘1’
SRAM单元下标；将筛选出的偏
‘0’
SRAM单元下标和偏
‘1’

【专利技术属性】
技术研发人员：陈泽亮，张培勇，
申请(专利权)人：浙江大学，
类型：发明
国别省市：