一种通用型伺服驱动装置制造方法及图纸

本实用新型专利技术实施例公开了一种通用型伺服驱动装置，外接键盘显示面板、控制装置和交流伺服电机，包括一电路板，电路板上设有控制模块、传输模块、驱动模块和输入输出模块；传输模块接收控制装置传输的控制指令并传输给控制模块，控制模块根据控制指令产生对应的周期脉冲信号，通过驱动模块来控制交流伺服电机的运转；输入输出模块将键盘显示面板输出的按键信号传输给控制模块，控制模块根据按键信号输出对应的控制信号、通过驱动模块控制交流伺服电机的工作状态；控制模块通过驱动模块采集交流伺服电机的工作数据、通过输入输出模块传输至键盘显示面板上显示。控制模块内部设有闪存，无需增加外部存储器，还能省去与之相关的接口电路，节省成本。节省成本。节省成本。

【技术实现步骤摘要】
一种通用型伺服驱动装置


[0001]本技术涉及电子
，尤其涉及一种通用型伺服驱动装置。

技术介绍

[0002]现有伺服芯片方案中采用“DSP+FPGA”双芯片结构；其中DSP(Digital Signal Process)芯片是主控芯片，常用型号为TMS320F28232PGFA，其能够实现数字信号处理；FPGA(Field Programmable Gate Array，现场可编程门列阵)芯片是辅控芯片，常用型号为XC3S200A
‑
5FTG256C。这种双芯片采用16位地址线和16位数据线的并行总线方式通讯，如图1所示。
[0003]主控芯片和辅控芯片的外设资源不足，都需增加外部存储芯片或外部存储器。主控芯片通过I2C(Inter－Integrated Circuit)总线接口连接外部EEPROM(Electrically Erasable Programmable Read
‑
Only Memory，带电可擦可编程只读存储器)存储芯片、还通过并行总线接口连接外部SRAM(Static Random
‑
Access Memory，静态随机存取存储器)存储芯片，分别用于存储功能参数和增加内部缓存空间。辅控芯片通过SPI串行接口连接外部闪存芯片，用于存储FPGA的运行代码。这样不利于实现更复杂的算法。
[0004]键盘显示和绝对值编码器等模块的连接均由辅控芯片实现；例如，现有方案中，需要兼容通讯型绝对值编码器、通讯型增量式编码器、脉冲型编码器、旋转编码器、正余弦编码器等多种编码器反馈方式，这些编码器反馈信号的接收和解码都由辅控芯片实现。这样辅控芯片会设计过多的接口来进行连接，但实际应用中部分接口已经不再使用，空置的其他接口造成了资源浪费。
[0005]另外，这两种芯片的价格均比较昂贵，并且适配的外围电路结构偏复杂。

技术实现思路

[0006]针对上述技术问题，本技术实施例提供了一种通用型伺服驱动装置，以解决现有主控芯片和辅控芯片需要外接存储器的问题。
[0007]本技术实施例提供一种通用型伺服驱动装置，外接键盘显示面板、控制装置和交流伺服电机，其包括一电路板，所述电路板上设有控制模块、传输模块、驱动模块和输入输出模块；所述控制模块连接传输模块、驱动模块和输入输出模块；传输模块外接控制装置，驱动模块外接交流伺服电机，输入输出模块外接键盘显示面板；所述控制模块内部设有闪存；
[0008]所述传输模块接收控制装置传输的控制指令并传输给控制模块，控制模块根据控制指令产生对应的周期脉冲信号，通过驱动模块来控制交流伺服电机的运转；
[0009]所述输入输出模块将键盘显示面板输出的按键信号传输给控制模块，控制模块根据按键信号输出对应的控制信号、通过驱动模块控制交流伺服电机的工作状态；
[0010]所述控制模块还通过驱动模块采集交流伺服电机的工作数据、通过输入输出模块传输至键盘显示面板上显示。
[0011]可选地，所述的通用型伺服驱动装置中，所述控制模块包括ARM芯片和CPLD芯片，所述ARM芯片连接CPLD芯片、传输模块、驱动模块和输入输出模块；CPLD芯片连接传输模块和驱动模块。
[0012]可选地，所述的通用型伺服驱动装置中，所述ARM芯片的HEXT_IN脚、NRST脚、PA1脚与CPLD芯片的IO_BE10N_5脚、IO_TE4N_1脚、IO_TE2N_1脚一对一连接；ARM芯片的PE8脚、PE9脚、PE10脚、PE11脚、PE12脚、PE13脚、PE14脚、PE15脚、PD8脚、PD9脚、PD10脚、PD14脚、PD15脚、PD0脚、PD1脚与CPLD芯片的IO_TE4P_1脚、IO_TE3N_1脚、IO_TE5P_1脚、IO_TE5N_1脚、IO_TE7P_1脚、IO_TE6N_1脚、IO_TE9P_1脚、IO_TE8N_1脚、IO_TE10P_1脚、IO_TE10N_1脚、IO_TE11P_1脚、IO_TE11N_1脚、IO_TE12N_1脚、IO_TE13P_1脚、IO_TE13N_1脚一对一连接；ARM芯片的PB13脚、PB14脚、PB15脚、PA8脚、PA9脚、PA10脚、PC11脚、PC12脚与CPLD芯片的IO_R14N_2脚、IO_R14P_2脚、IO_R13N_2脚、IO_R13P_2脚、IO_R12N_2脚、IO_R12P_2脚、IO_R11N_2脚、IO_R11P_2脚一对一连接；ARM芯片的PD2脚、PD3脚、PD4脚、PD5脚、PD7脚与CPLD芯片的IO_TE9N_1脚、IO_TE3P_1脚、IO_TE8P_1脚、IO_TE7N_1脚、IO_TE6P_1脚一对一连接。
[0013]可选地，所述的通用型伺服驱动装置中，所述ARM芯片的PC6脚、PC7脚、PC8脚、PC9脚和PC10脚均连接输入输出模块。
[0014]可选地，所述的通用型伺服驱动装置中，所述传输模块包括通讯单元、AD/DA单元、脉冲单元、DIDO单元、编码器单元；
[0015]所述ARM芯片的PA3脚、PA11脚、PA12脚、PB7脚、PB8脚、PB9脚均连接通讯单元；
[0016]ARM芯片的PC0脚、PC1脚、PC2脚、PC3脚、PA4脚、PA5脚均连接AD/DA单元；
[0017]CPLD芯片的P9脚、N9脚、P8脚、M8脚、C13脚、B14脚、A12脚均连接脉冲单元；
[0018]CPLD芯片的A3脚、C4脚、B5脚、C6脚、A7脚、B7脚、C8脚、B8脚、C9脚、A9脚、A10脚、C11脚、A11脚、B12脚、C12脚均连接DIDO单元；
[0019]CPLD芯片的A2脚、B3脚、C1脚、C3脚、B1脚、B2脚均连接编码器单元。
[0020]可选地，所述的通用型伺服驱动装置中，所述输入输出模块包括采用八位三态缓冲器、第一接口和第一电阻；所述八位三态缓冲器的2A1脚、2A2脚、2A3脚、2A4脚与ARM芯片的PC8脚、PC6脚、PC9脚、PC10脚一对一连接；八位三态缓冲器的2Y1脚、2Y2脚、2T3脚、2T4脚与第一接口的第1脚、第2脚、第4脚、第5脚一对一连接；第一接口的第3脚通过第一电阻连接ARM芯片的PC7脚。
[0021]可选地，所述的通用型伺服驱动装置中，所述控制模块还包括第一电感和第一电容；所述第一电感的一端连接ARM芯片的VDDA脚，第一电感的另一端连接第一供电端和第一电容的一端，第一电容的另一端接地。
[0022]可选地，所述的通用型伺服驱动装置中，所述控制模块还包括第二电阻和第三电阻；所述第二电阻连接在ARM芯片的PB2脚与地之间，第三电阻连接在ARM芯片的BOOTO脚与地之间。
[0023]可选地，所述的通用型伺服驱动装置中，所述控制模块还包括第二电容和第三电容；所述第二电容连接在ARM芯片的HEXT_IN脚与地之间，第三电容连接在ARM芯片的NRST脚与地之间。
[0024]本本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种通用型伺服驱动装置，外接键盘显示面板、控制装置和交流伺服电机，其特征在于，包括一电路板，所述电路板上设有控制模块、传输模块、驱动模块和输入输出模块；所述控制模块连接传输模块、驱动模块和输入输出模块；传输模块外接控制装置，驱动模块外接交流伺服电机，输入输出模块外接键盘显示面板；所述控制模块内部设有闪存；所述传输模块将控制装置传输的控制参数和控制指令，或输入输出模块将键盘显示面板传输的控制参数和控制指令，输出给控制模块；控制模块根据控制参数进行参数设置，根据控制指令产生对应的周期脉冲信号，通过驱动模块来控制交流伺服电机的运转；所述输入输出模块将键盘显示面板输出的按键信号传输给控制模块，控制模块根据按键信号输出对应的控制信号、通过驱动模块控制交流伺服电机的工作状态；所述控制模块还通过驱动模块采集交流伺服电机的工作数据、通过输入输出模块传输至键盘显示面板上显示。2.根据权利要求1所述的通用型伺服驱动装置，其特征在于，所述控制模块包括ARM芯片和CPLD芯片，所述ARM芯片连接CPLD芯片、传输模块、驱动模块和输入输出模块；CPLD芯片连接传输模块和驱动模块。3.根据权利要求2所述的通用型伺服驱动装置，其特征在于，所述ARM芯片的HEXT_IN脚、NRST脚、PA1脚与CPLD芯片的IO_BE10N_5脚、IO_TE4N_1脚、IO_TE2N_1脚一对一连接；ARM芯片的PE8脚、PE9脚、PE10脚、PE11脚、PE12脚、PE13脚、PE14脚、PE15脚、PD8脚、PD9脚、PD10脚、PD14脚、PD15脚、PD0脚、PD1脚与CPLD芯片的IO_TE4P_1脚、IO_TE3N_1脚、IO_TE5P_1脚、IO_TE5N_1脚、IO_TE7P_1脚、IO_TE6N_1脚、IO_TE9P_1脚、IO_TE8N_1脚、IO_TE10P_1脚、IO_TE10N_1脚、IO_TE11P_1脚、IO_TE11N_1脚、IO_TE12N_1脚、IO_TE13P_1脚、IO_TE13N_1脚一对一连接；ARM芯片的PB13脚、PB14脚、PB15脚、PA8脚、PA9脚、PA10脚、PC11脚、PC12脚与CPLD芯片的IO_R14N_2脚、IO_R14P_2脚、IO_R13N_2脚、IO_R13P_2脚、IO_R12N_2脚、IO_R12P_2脚、IO_R11N_2脚、IO_R11P_2脚一对...

【专利技术属性】
技术研发人员：霍东全，凡峻，
申请(专利权)人：深圳市弘粤驱动有限公司，
类型：新型
国别省市：